VCS 后仿问题总结

最新推荐文章于 2025-04-08 03:00:00 发布
最新推荐文章于 2025-04-08 03:00:00 发布
阅读量2.2k 收藏 3
点赞数 1
文章标签： 芯片 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u014566195/article/details/131881113
版权

1. Warning-[SDFCOM_IWSBA] INTERCONNECT will still be annotated

这个warning出现在SDF文件中标注output 到output的delay。

处理：如果过SDF文件中写了device delay，则会按device delay处理。如果没写device delay直接忽略就行。

后仿真中的必懂VCS仿真选项之+neg_tchk/-negdelay/
那么菜的博客
05-11 2882
针对的是timing check task，即$setuphold / $recrem / $nochange 这三种task（据我所知，有且只有这3种），如果这些timing check task中的timing limit有负值，就需要加上这个option，否则vcs会把负的timing limit当作0来处理。针对的是延时的计算，即cell内部（IOPATH）或者cell to cell间（INTERCONNECT）的延时，如果不使用这个option，vcs同样会把负的delay值当作0来处理。
VCS时序后仿真——设置特定instance不做时序检查
myx_mike的博客
05-28 3244
1. 一种方式是通过tcheck instance_name -xgen -disable，在sim的ucli tcl中运行，可以将不需要时序检查的violation cell不产生X而影响到时序后仿真的结果，但log中依旧会报告有时序Timing violation。2. 这里重点讲的是另一种方式，可以对特定instance设置不检查时序timing check。首先，在vcs 命令加一个+optconfigfile+file_name的命令option。
vcs后仿步骤
weixin_40936351的博客
05-12 6141
后仿的步骤
VCS后仿调试记录（Post-PR with SDF）
PoPo's Blog
03-25 1309
前一篇文章记录了一些在做Pre-PR网表仿真阶段遇到的一些问题和解决思路，这篇把坑填一下，总结下使用VCS工具做Post-PR网表仿真和带SDF(Standard Delay Format)反标仿真的一些问题记录。
vcs后仿实现的总结
zyj0oo0的博客
05-14 7651
一，后仿平台的搭建 1，准备工作，这块主要包含一下几个的内容需要我们事先准备好： ①，后仿网表，后端提供 后仿的网表指的是，在仿真时，我们不再使用最开始的rtl代码来进行仿真，而是使用将rtl转化为真实的逻辑门电路的netlist来进行仿真，这里面会涉及到器件标准库的选择和设计的约束，这里不是我们的重点，重点是我们要拿到对应仿真模块的后仿 netlist ②，后仿反标的sdf文件，后端提供 所谓的SDF文件就是：Standard delay file，它是把布局布线过程中器件延时和线延时的信息保留
sdf反标之RETAIN信息
kevindas的博客
10-21 9778
RETAIN TIME指的是从输入变化后开始计算，输出保持的时间。过了RETAIN TIME后，输出会出现一段X态，直到最终稳定。网表的sdf文件里面会标注路径的RETAIN信息，比如一个两输入的与门： and u(qout, d1, d2); specify (d1 => qout) = (10); (d2 => qout) = (10); endspecify ...
使用VCS对电路进行后仿真
热门推荐
孜孜不倦
06-02 2万+
一、后仿介绍 1．概述 后仿是在前仿的基础上加入了延时信息的功能仿真，同时验证了设计的时序以及功能都正确，并且确保后仿功能和前仿一致。前仿与后仿所使用的仿真器是相同的，所加激励也是相同的，不同点主要有：仿真所需文件不完全相同；作用不同；波形不同。 后仿可以分为综合后仿真和布局布线后仿真。综合后仿真是对DC综合后的网表进行仿真，连线延时来自于通过线负载模型的估计；布局布线后仿真是对布局布线后...
linux系统上vivado调用VCS仿真
02-27
3. **VCS的软件问题**： - 如果使用的是VCS-MX版本，请确保它与Vivado兼容。 - 检查VCS版本是否支持当前使用的Verilog或VHDL版本。 4. **Vivado的启动权限问题**： - 有时候，即使`.bashrc`文件配置正确，也可能...
后仿真中的必懂VCS仿真选项之initreg和deposit
那么菜的博客
05-16 2720
后仿真中，我们常常对于没有复位寄存器和存储器单元，使用仿真选项之initreg和deposit，两种处理方式。今天做总结。请注意：请勿将两者进行同时使用。对于到底选取哪种方式，要结合实际的情况决断。但是，两者同时使用，会有冲突，得不到预期结果。
门仿真及基于 VCS 的门仿流程、Debug 方法介绍
qq_40614737的博客
11-06 818
后仿真是时序仿真，仿真时采用 DC 综合及布局布线（P&R）之后的门级网表（Netlist）且添加时序信息，是一种有延时情况下的仿真，主要对物理电路实现的时序进行验证，检查建立时间和保持时间（Setup/Hold Time）是否满足工艺需求、是否有时序违例（Timing Violation），是一种带时序反标的门级仿真（Gate Level Simulation, GLS, 门仿）。log 名称为 反标时，自定义的名称，例如 $sdf_annotate() 中的 sdf_logfile。
后仿真中的关于延时问题（传输或惯性选择和脉冲控制）
那么菜的博客
05-15 1406
目录通过前面的文章提到，从物理特性角度出发，仿真中存在两种延时：惯性延时和传输延时。那么，实际仿真电路过程中，我们究竟选择的哪种模式呢？传输延迟类型不是默认的延迟类型。我们需要显示指定它。VCS 仿真中添加如下三个编译选项：（1）+（2）+（3）VCS 仿真中添加如下三个编译选项：（1）+（2）+（3）总之，+pulse_e/number 标记错误门限、+pulse_r/number 滤除门限、+pulse_int_e/number 标记错误门限、+pulse_int_r/number 滤除门限，明确指
VCS 仿真FLOW经验总结
最新发布
qq_41289491的博客
04-08 762
然后从这个顶层module开始，把一个个instance连接起来，如果遇到无法识别的instance， 就去我们别的库里找这个instance的模块定义 ，如果还是找不到的话就报错。在该阶段，使用解析过程中产生的立即文件建立实例层次和产生二进制执行文件simv.这个执行问间simv后面会用来进行仿真。上面这两句的作用是在我们没有用-work logic_lib选项时，把生成的库直接放在./work文件下。对使用的语言进行解析，主要是对文件的语法进行检测，然后产生中间文件。这种语法将两者映射起来。
VCS后仿调试记录（Pre-PR）
PoPo's Blog
05-02 1万+
在项目搭建和调试后仿环境时做了很多工作，因此希望总结一下使用VCS做芯片后仿的步骤和遇到的一些主要问题。芯片后仿真又可分为PR前仿真（综合后）和PR后仿真（布局布线后），本文记录Pre-PR仿真的部分。
VCS学习(6) 后仿 Fast Gate-level verification
weixin_30619101的博客
03-15 1449
对综合产生的门级网表（Gate-level）进行编译仿真 一：什么是后仿 　　前仿不包括时序信息，即当作理想的器件看待，仅仅验证代码的功能；后仿，在有时序信息，有延迟情况下（器件自身的延迟，传输线上的延时等，与工艺器件有关）的仿真；后仿主要关注Toggle覆盖率，因为门级网表里面没有RTL级代码，没有if，case等，都是与或非门等。 　　RTL级通过DC综合得到门级网表，布局布线得到门级网...
VCS使用SDF文件进行后仿反标
zsmcdut的博客
05-28 2783
概述 从概念上来说，数字验证包含两方面的内容，一个是验证功能，另一个是验证时序。对应的仿真模型（不论是model，standard cell等）也不外乎这两个部分，功能部分由逻辑，udp元件或gate构成，时序部分则包括了时序反标和时序检查两小块。 平时我们所说的功能验证，也就是前仿真，实现了对功能进行验证的目的，时序被默认为理想情况，不包含延迟信息。门级仿真，也称为后仿真，除了功能验证外，最主要就是用来检查时...
芯片后仿问题
messi_cyc的专栏
10-31 2956
VCS后仿
关于后仿真的一些探讨
weixin_30699831的博客
12-25 379
用syonpsys工具试着研究了一下，也把自己的感悟分享出来，欢迎指正； 综合用的dc，后仿真用的vcs； 对于非展平的网表： 1. 子模块内部的触发器类型，比如时序逻辑reg[7:0] temp;非展平之后，必然存在与之对应的wire[7:0] temp数据类型，并且命名完全相同，连接std cell的连线； 2. 子模块内部定义的wire类型，全部被工具定义...
一文讲透芯片后仿中的SDF
笨蛋大乌龟的博客
05-07 1万+
但是0-1，1-0的延时都缺省，后面四个括号分别对应0Z，Z1，1Z，Z0 ，这种语法SDF3.0是支持的，annotator工具反标的时候就不会替换verilog specify的0-1,1-0转换延迟值。用来叠加在verilog specify中的延时数据上的，increment delays 是存在负数的情况的，叠加后的延时若是负数的话，某些EDA工具可能不支持或者直接轻质延时为0。示例中，recovery time为1.5个time unit，removal time为0.8个time unit。
芯片验证之后仿真
weixin_56631451的博客
04-17 8922
本文梳理了芯片开发中验证人员进行的后仿真流程和具体的实现步骤和方法，并对仿真中要注意的事项进行了具体描述。
VCS编译与仿真详解
本文以作者lu.hongbo的学习笔记形式，总结了VCS的使用经验，便于读者更好地理解和掌握VCS的编译和仿真方法。 1. VCS工作流程 - **编译**：VCS将用户提供的HDL（硬件描述语言）文件转化为可执行的simv二进制文件。...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值