xilinx FPGA的远程更新(动态加载)详解(Using a Microprocessor to Configure 7 Series FPGAs)

1 概述

本文用于讲解FPGA的远程更新的一种思路。

远程更新是指不用在本地靠近再用JTAG烧写程序,可以在远端通过上位机加载程序。

至于上位机通过什么方式把程序发送到本地则看使用者自己设计,比如以太网、串口、SPI、GTX等等。

2 参考文件

《ug470》

《xapp502》

《xapp583》

3 远程更新思路

借用微处理器(简称MIC)配置FPGA的思路进行远程更新。虽然一般情况下MIC配置FPGA只是用于动态加载,即远程烧写bit临时调试,掉电后程序会丢失。但若是想将远程传输过来的程序(例如bin文件)写入MIC上挂的flash中,然后MIC再将flash中的程序写入FPGA,每次MIC上电后都会先把FLASH中的程序读取后传输去烧写FPGA,则就实现了掉电不丢失的远程更新功能。

其架构如下图所示:

在这里插入图片描述

图 1 程序烧写架构图

4 MIC配置FPGA的模式

7 Series FPGA Configuration Modes如下所示:

在这里插入图片描述

MIC配置FPGA有两种模式:

  1. slave serial mode ;

  2. slave selectMAP mode。

当然为了调试的方便性,无论是用slave serial mode 与slave selectMAP mode设计时建议都加上JTAG。

4.1 slave serial mode情况

在这里插入图片描述

图 2 slave serial mode配置示例

其使用的管脚情况如下所示:

在这里插入图片描述

在这里插入图片描述

4.2 slave selectMAP mode情况

在这里插入图片描述

图 3 slave selectMAP mode配置示意

其使用的管脚情况如下所示:

在这里插入图片描述

5 FPGA配置时序

5.1 serial 配置时序

在这里插入图片描述

注意:

1)Bit 0 represents the MSB of the first byte. For example, if the first byte is 0xAA (1010_1010), bit 0 = 1, bit 1 = 0, bit 2 = 1, etc.

2) For Master configuration mode, CCLK is driven only after INIT_B goes High to shortlyafter DONE goes High. Otherwise CCLK is in a high-Z state. Data sheet timing isrelative to the CCLK pin.

3) CCLK can be free-running in Slave Serial mode.

5.2 SelectMAP****配置时序

在这里插入图片描述

6 程序配置顺序

6.1 程序的基本配置顺序

在这里插入图片描述

图 4 基本配置顺序

6.2 Slave Serial Configuration Flow Diagram

在这里插入图片描述

6.3 Select MAP Configuration Flow Diagram

在这里插入图片描述

7 数据格式与bit交换规律

7.1 数据格式

要将bit流烧写进flash中一般都要对应的数据格式,XILINX FPGA的数据格式有:

在这里插入图片描述

在这里插入图片描述

7.2 Bit交换规律

在这里插入图片描述

8 参考代码

1)slave serial mode的参考代码:

https://download.csdn.net/download/u014586651/71894363

2)slave selectMAP mode的参考代码:

https://download.csdn.net/download/u014586651/71895288

  • 9
    点赞
  • 158
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
Xilinx FPGA在线升级可以通过借用微处理器(MIC)配置FPGA的思路进行远程更新。一种方法是将远程传输过来的程序(例如bin文件)写入MIC上挂的flash中,然后MIC再将flash中的程序写入FPGA。每次MIC上电后都会先从FLASH中读取程序,然后传输到FPGA进行烧写,这样实现了掉电不丢失的远程更新功能。这种方法使用了UART接收上位机发送的在线设计程序,并通过软核解析UART协议。烧写程序会被写入DDR中,并利用AXI-LITE用户通信接口,给PL端发送在线更新指令,PL实现将DDR中的在线升级程序搬移到Flash中。此外,还可以采用multiboot方式进行在线升级,即使用Flash多重启动加载方式。当远程加载失败时,Flash会启动备用程序,将另一块地址的备用程序作为加载FPGA的程序,以防止因远程固化失败导致FPGA无法启动的情况发生。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [xilinx FPGA远程更新动态加载详解Using a Microprocessor to Configure 7 Series FPGAs)](https://blog.csdn.net/u014586651/article/details/122168317)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] - *2* *3* [整理——xilinx FPGA 在线升级](https://blog.csdn.net/Pual_Georg/article/details/131588762)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

风中月隐

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值