Vivado 仿真、综合、实现中报错：cannot open verilog file

问题描述

Vivado硬件调试后，当再次仿真时出现“cannot open verilog file”错误。在xvlog.log文件最后一行出现：

INFO: [VRFC 10-311] analyzing module ***
ERROR: [***] cannot open verilog file ***.

解决方案：

打开PROJECT MANAGER 中Source窗格，切换到Compile Order。在最上的选择框中选择出错的模式（仿真/综合/实现）、查看是否出现了不应该出现的编译文件（笔者的编译顺序中不知道为啥出现了同一个文件两次，第二次出现的该文件显示不能找到），如果有不需要的文件直接删除就可以，或者向其添加路径。