FPGA实现FIR滤波器

最新推荐文章于 2024-06-13 17:29:42 发布

chendilincd

最新推荐文章于 2024-06-13 17:29:42 发布

阅读量5.4w

点赞数 85

分类专栏：数字信号处理文章标签：算法

本文链接：https://blog.csdn.net/u014783685/article/details/74466107

版权

1、FIR滤波器总体设计

本设计是基于FPGA实现一个8阶的FIR数字低通滤波器。本次设计首先利用MATLAB中的FDAtool工具设计出一个采样频率为5KHZ、截止频率为1KHZ的FIR低通滤波器，通过FDAtool导出8点系数，然后将系数进行放大、取整，以便于在FPGA中使用，最后通过QuartusII进行Verilog语言编写滤波器算法，然后通过Modesim仿真结果和MATLAB仿真结果的比较来验证该滤波器的正确性。系统的总体设计框图如下：

首先由MATLAB生成一个由三个正弦波叠加的待滤波信号，三个正弦波的频率分别是1KHZ，3KHZ，4KHZ。然后将待滤波信号送入Modesim仿真，观察滤波后的波形，再利用MATLAB里面的conv函数将滤波器系数和待滤波信号卷积并观察滤波后的波形图，将Modesim的仿真结果和MATLAB的仿真结果比较并验证在FPGA中滤波器算法的正确性。

2、FIR滤波器原理

在学习数字信号处理时，滤波器是重点，数字滤波器有很多种，比如FIR、IIR、LMS等滤波算法，FIR (Finite Impulse Response)滤波器的特点是它的冲击响应是有限的，它跟过去的信号无关，所以在使用时容易实现，速度快。

要理解FIR滤波器，需要知道信号的频域跟时域的关系，信号的频谱就是信号在频域上的表现形式，如果一个信号由2个正弦波叠加（图1）而成，我们在时域是看不出什么规律的，将信号进行傅里叶变换到频域（图2），我们就可以

很清楚的看到该信号是由2个正弦波叠加而成的。

如果我们要对图1这个信号进行滤波，从频域上看，将信号的频谱乘以图4所示的矩形波，结果的频谱很显然就只剩下了低频段的这个正弦波，那么我们知道在频域和一个矩形波相乘就可以将高频滤出，在时域怎么做呢？我们学过信号与系统，知道频域卷积定理，这个定理的内容就是说：两个信号在频域相乘，那么在时域就相当于卷积，在时域相乘，在频域就相当于卷积。知道了这个定理，我们将图4的频域信号反变换到时域，变成图3所示的信号，我们将这个信号和图1的信号进行卷积，得到的结果就是图5所示的波形，这个波形的频谱如图6所示。这样我们便完成了对信号的滤波。

MATLAB中的FDAtool就是用来根据需要的滤波器生成图3所示的滤波器系数。