VHDL入门基础——状态机

最新推荐文章于 2024-09-09 10:00:14 发布

是vin没错

最新推荐文章于 2024-09-09 10:00:14 发布

阅读量8.8k

点赞数 10

分类专栏： vhdl 文章标签： vhdl

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/vinyjh/article/details/107357061

版权

vhdl 专栏收录该内容

10 篇文章

订阅专栏

本文深入探讨了VHDL中Moore型状态机的设计原理，重点讲解了如何使用枚举类型来表示状态，以及两种不同的状态机实现方法，包括状态转移和输出判断的过程。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

VHDL基础——状态机篇（1）

Moore型
输出只取决于当下的状态，用枚举类型来表示状态可以提高程序的可读性：
type state is (state1,state2,state3);
假设此时有一个状态机有三个状态，s0(000),s1(001),s2(010)。起始状态为s0，同时在din信号的作用下，改变其状态值。din=1时：s0->s1->s2->s0。在din=0时，保持原有状态。
有两种书写格式，推荐使用第二种。
法1：两个process：一个进程用以状态的转移，一个进程用以判断输出。
在这里插入图片描述

法2：三个进程：一个进程用以状态的存储；一个进程用以状态的改变；第三个进程用以判断输出（2和3可以合并成一个）

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。