MIPI D-PHYv2.5笔记（9） -- Bi-directional Data Lane Turnaround

        声明：作者是做嵌入式软件开发的，并非专业的硬件设计人员，笔记内容根据自己的经验和对协议的理解输出，肯定存在有些理解和翻译不到位的地方，有疑问请参考原始规范看

        双向Data Lane的数据传输方向能够通过Link Turnaround过程进行反转。这个过程能够让信息传输的方向变成当前方向的反方向。无论是正方向到反方向（Forward-to-Reverse）还是反方向到正方向（Reverse-to-Forward）的变化，这个过程都是一样的。但需要注意Master和Slave并不会因为Turnaround所改变。

        Turnaround过程有两种方式执行：一种是通过使用了LP模式信号的Control Mode Lane Turnaround；另一种是通过使用了带ALP的HS模式信号的Fast Lane Turnaround。两种方式要求是：

•         如果在双向Data Lane模块中实现了ALP模式，则要支持Fast Lane Turnaround
•         如果在双向Data Lane模块中实现了LP模式，则要支持Control Mode Lane Turnaround

Control Mode Lane Turnaround

         Control Mode Lane Turnaround完全在Control模式下处理。

图1 Control Mode Lane Turnaround序列 

图2  Control Mode Lane Turnaround流程

        链路两端的Low-Power时钟时序（clock timing）并不要求一样，但Master和Slave侧的Low-Power State Period（）之间的比率是有限制的，以便保证正确的Turnaround行为。参考规范里表格18中的“Ratio ”:

 图3 规范Table 18中关于Ratio 的说明

         如果Lane还没有被驱动到TX-LP-Yield状态，通过驱动一个Stop状态，Control Mode Lane Turnaround过程能够被中断。驱动Stop状态会终止Turnaround过程并且将Lane带回到Stop状态。PHY保证在TX-TA-Rqst，RX-TA-Rqst或者TX-TA-GO之后，过程不会被打断。一旦PHY驱动TX-LP-Yield，它就不能中断Turnaround过程了。协议层可以采取适当的措施来处理Turnaround过程中的错误，错误是由于Turnaround过程没有在特定时间内完成所导致。Control Mode Lane Turnaround状态机流程图和状态的描述如下：

 图4 Control Mode Lane Turnaround状态机描述

 Fast Lane Turnaround

        Fast Lane Turnaround在支持ALP模式的链路上能够被支持。当运行在高速（high speeds）情况下，它能降低双向Lane的传输方向切换时间。一次Fast Lane Turnaround的发起是通过一个带有Fast Lane Turnaround Sequence专用的16-bit Control-Code的ALP Control Burst传输来实现的。这个编码会通知接收端Lane在这个正在进行的ALP Control Burst的HS-Trail完成之后，传输方向将会发生变化。Lane的方向在接下来的ALP Stop状态中被反转。在发起方停止驱动信号线之前，在这种状态下，Lane的两侧都会短暂地驱动信号线。随后另一侧开始驱动信号线。

 图5 ALP模式中Fast Lane Turnaround流程示例

        上图展示了使用HS和ALP模式的Fast Lane Turnaround流程的例子，图中有两次链路方向反转。下图列举了单次Fast Lane Turnaround过程中的事件：

 图6 Fast Lane Turnaround Sequence

         HS-Trail没有限定最大时间，但在Fast Lane Turnaround的情况中，有个间接的限制是。这个限制确保了发起的Tx方在开始前正在驱动ALP-00，以此来避免总线冲突的情况。