ZYNQ AMP模式下保证CPU1响应外部中断

已于 2024-04-18 02:16:47 修改
阅读量2.8k 收藏 31
点赞数 8
分类专栏： ZYNQ:FPGA_AXI_ARM 文章标签： fpga开发 fpga/cpld
于 2022-03-03 11:44:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wangjie36/article/details/123249275
版权

首先，中断相关的讲解和底层原理，详见另外一篇博客

ZYNQ PL触发PS中断函数_wangjie36的博客-CSDN博客_pl到ps中断

硬件平台：

一，问题描述和原因分析

问题描述：在单独的CPU0或者CPU1中接收中断，中断服务程序响应正常；但使用AMP模式，CPU0能接收中断触发，能够正常响应外设中断；若用以同样的初始化方式在CPU1中触发，CPU1是收不到外部中断触发的。

 原因分析：当使用openAMP双核模式的时候，编译器选项中添加的是“-DUSE_AMP=1”

了解本专栏 订阅专栏 解锁全文 超级会员免费看
寒听雪落
关注
  • 8
    点赞
  • 踩
  • 31
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论
专栏目录
订阅专栏
简单AMP：在ZYNQ SoC处理器上运行Linux和裸机系统
01-15
在zynq上双系统搭建的教程，cpu0跑linux，cpu1跑裸程序。
16.从0学arm，基于Cortex-A9 ADC裸机驱动详解
一口Linux的专栏
08-23 3855
前言 在嵌入式开发中，ADC应用比较频繁，本文主要讲解ADC的基本原理以及如何编写基于ARM的裸机程序和基于Linux的驱动程序。 ARM架构：Cortex-A9 Linux内核：3.14 在讲述ADC之前，我们需要先了解什么是模拟信号和数字信号。 模拟信号 主要是与离散的数字信号相对的连续的信号。模拟信号分布于自然界的各个角落，如每天温度的变化，而数字信号是人为的抽象出来的在时间上不连续的信号。电学上的模拟信号是主要是指幅度和相位都连续的电信号，此信号可以被模拟电路进行各种运算，如放大，相加，相乘等。 模
复旦微 zynq amp cpu0 唤醒启动cpu1
最新发布
02-06 493
这里注意选择apu 0，这样cpu1就不会主动唤醒了，而是等待被cpu0唤醒。2 在cpu0的main函数中增加唤醒代码 active_cpu1();代码load地址就是 icf 文件中分配的代码起始地址。3 打包 boot.bin，几个注意事项见下图。1 配置多核amp工程，参考上一篇文章。
ZYNQ双核处理器独立运行AMP
mxh3600的博客
02-24 2529
ZYNQ双核处理器独立运行AMP
ZYNQ7020双核AMP（linux+裸机）方案
qq_15059131的博客
01-18 8763
ZYNQ7020双核AMP（linux+裸机）方案1.前言2.开发环境3.程序设计目标2.1库函数自带时钟配置函数2.2 用户自编写时钟配置函数 1.前言   在嵌入式Linux系统上进行嵌入式程序开发相当方便，但由于嵌入式Linux系统为非实时性系统，因此在一些实时性要求高的任务中，其无法保证程序满足实时性要求。为了保证实时性要求，通常我们采用裸机程序开发的方式，但有时候对于一个嵌入式程序而言，其只有某一部分的功能要求具有较高的实时性，而对于其它功能的实时性要求不高，如果全部采用裸机开发方式会消耗大量的时
zynq双CPU运行
xk475902724的博客
07-05 995
AMP: 非对称多处理，每个 CPU 内核运行一个独立的操作系统或同一操作系统的独立实例 SMP: 对称多处理，一个操作系统实例可以管理所有 CPU 内核，且应用并不绑定某一内核 BMP: 混合多处理，一个操作系统实例可以同时管理所有 CPU 内核，但每个应用被锁定于某个指定的核心。 双CPU运行注意 生成cpu0和cpu1的.c文件 分别在两者的了script.ld中设置cpu0和cpu1的运...
zynq AMP模式下CPU1如何响应外部中断
a364956116的博客
12-27 2938
我在工程上应用ZYNQ时，发现一个现象为：在单独的CPU0或者CPU1中使用串口接收中断，中断服务程序响应正常；但使用AMP模式，串口接收中断初始化到CPU0时，能够正常响应外设中断；若我以同样的初始化方式在CPU1中进行串口初始化，此时，CPU1无法响应中断，在查阅了相关资料之后，发现若要使中断生效，则需要将指定的中断号map到对应的CPU，关键函数调用：XScuGic_InterruptMa...
vivado2018.3 ZYNQ双核AMP CPU1中断不响应
jingjiankai5228的博客
07-04 2950
zynq在进行双核设计时，看教程首先需要对核1的bsp做如下设置 然后再核1设计过程中，通过 函数绑定核中断，查看相关文档知道-DUSE_AMP=1的作用是： CPU0先启动运行初始化系统，然后启动CPU1，这时CPU0已经初始化共享资源并且可能正在使用某些资源。但是CPU0和CPU1的工程使用的Bsp的源码是一样的，增加“-DUSE_AMP=1”编译选项的作用就是使能预编译指令，让CPU1工程中涉及到共享资源初始化的代码段不被编译进应用程序，这样CPU1启动后就不会再进行共享资源的初始化了 但是本人
ZYNQ AMP -DUSE_AMP=1作用及对CPU1响应外部中断的影响
qq_40178339的博客
01-27 824
ZYNQ AMP -DUSE_AMP=1作用及对CPU1响应外部中断的影响
ZYNQ双核AMP开发详解（USE_AMP -DUSE_AMP=1 含义和作用详解）
蒋楼丶的博客
12-27 823
但是CPU0和CPU1的工程使用的Bsp的源码是一样的，增加“-DUSE_AMP=1”编译选项的作用就是使能预编译指令，让CPU1工程中涉及到共享资源初始化的代码段不被编译进应用程序，这样CPU1启动后就不会再进行共享资源的初始化了。是如何影响源码的编译的呢？这里需要说明一下我们在编译器选项中添加的是“-DUSE_AMP=1”这个参数，那么在源码中的预编译指令是用“USE_AMP”定义的，也就是编译器选项中的DUSE_AMP等价于源码中的USE_AMP。我们可以搜索工程源码，如下图所示，
ZYNQ有两个CPU？（三）——SGI异步通信
weixin_39598029的博客
11-21 565
** ZYNQ有两个CPU？（三）——SGI异步通信 ** 本文转载自：https://zhuanlan.zhihu.com/p/30653352 前面两篇文章中我分享了ZYNQ上在Standalone环境下搭建AMP和用OCM共享内存传递数据的方法。而到目前为止实现的功能是在两个CPU上跑了多线程，线程之间可以通过共享内存进行同步通信，而我们知道同步通信需要耗费大量的CPU时间，为了节约CPU时间必须要采用异步通信的方式也就是中断方式。这篇文章的SGI测试方案是这样的：由CPU0绑定软件中断0的中断服务函
ZYNQ PS响应PL中断例程
10-10
ZYNQ PS和PL如何同步？演示ZYNQ的ARM端响应FPGA端的中断请求。 工程对应的演示视频：https://www.ixigua.com/6878487931313455619/
FMQL45T900 linux 驱动外部中断输入 ZYNQ-7000 linux 驱动外部中断输入
04-28
FMQL45T900 linux 驱动外部中断输入 ZYNQ-7000 linux 驱动外部中断输入,参考博客：https://blog.csdn.net/li171049/article/details/130425498
zynq amp模式代码（基于官方1078、1079文档调试实现）
07-20
本人自行编写调试正常可用，有问题可留言或博客提问
ZYNQ PL+PS双核AMP模式裸机烧写启动例程
06-09
Zynq的PL+PS双核AMP模式裸机烧写启动例程。工程对应的演示视频：https://www.ixigua.com/6878487082579264013/
Zynq在FreeRTOS下Uartlite中断
05-10
FreeRTOS下的Uartlite中断示例
vivado 2017.4和vitis2019.2安装步骤
热门推荐
wangjie36的博客
08-11 1万+
xilinx官网下载地址为：https://www.xilinx.com/support/download.html 下载完解压后，如图所示进入Xilinx_Vivado_SDK_2017.4_1216_1，双击xsetup开始安装 windows安装Vitis 软件vivado2019.2下载链接：连接开发板和下载器，使用“Open Hardware Manager”测试，正常情况下可以发现芯片，说明 Vivado 和下载器驱动安装成功
ZYNQ axi uart16550 IP核扩展485接口使用
wangjie36的博客
09-22 1万+
一，AXI UART 16550简介 用于通用接收/发送异步传bai输信息的串口安装在一个称作“UART”的芯片旁边。 PC机早期使用UART的型号是8250和16450，这两种型号都不能满足需要。 目前普通的PC机使用的是16550的UART，最新型的UART是16650和16750，通常这样的芯片不安装在系统板上。 UART16550除了拥有AXI UART Lite的全部功能外，还提供1.5bit和2bit停止位，在可配置波特率的基础上还可以使用外部时钟供给串口接收模块，经测试发现，其波特率可
ZYNQ PS-PL数据交互方式总结
wangjie36的博客
06-29 1万+
一，中断 二，IO方式：MIO EMIO GPIO 三，BRAM或FIFO或EMIF （1）通过BRAM实现PL/PS之间交互 PS 的配置如下图所示。使能 M_AXI_GP0 口，将 FCLK_CLK0 设为 100MHz，使能 PL 至 PS 的中断。 AXI BRAM Controller IP 核连接 PS 的 M_AXI_GP0 口和 BRAM，完成 AXI 接口至 BRAM 接口的转换。 添加BRAM，将BRAM设置为双口RAM，将PORTA与AXI B...
zynq ps外部中断
07-27
对于 Zynq SoC 来说，PS（处理系统）部分可以通过 GPIO 控制中断。外部中断是通过将信号连接到 PS 的 GPIO 引脚来实现的。 要使用外部中断，首先需要在 PS 的软件中进行配置。以下是一般的步骤： 1. 在 Vivado 中打开你的设计项目，并进入 Block Design 界面。 2. 添加一个 Zynq Processing System 模块到设计中，如果已经存在，则跳过此步骤。 3. 双击 Zynq Processing System 模块，打开配置窗口。 4. 在 Configuration 标签下的 PS-PL Configuration 中，找到 MIO Pin Settings。 5. 在 MIO Pin Settings 中，选择一个可用的 GPIO 引脚作为外部中断的引脚。可以通过将 MIO Pin 的功能设置为 GPIO 来实现。 6. 在 PS-PL Configuration 窗口中的 Interrupts 标签下，启用相应的中断控制器。 7. 配置中断控制器以响应特定引脚上的中断。这可能涉及到中断控制器的设置和中断优先级的调整。 完成这些步骤后，你可以在 PS 的软件代码中编写中断处理程序。具体的代码实现可能会根据你使用的操作系统或编程语言而有所不同。一般来说，你需要在代码中注册中断处理程序，并在其中执行所需的操作。 请注意，这只是一个简单的概述，具体的步骤和代码实现可能因你的具体需求和环境而有所不同。建议参考 Zynq SoC 的文档和相关开发资源以获取更详细的信息。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值