STM32-NVIC中断嵌套优先级管理器

最新推荐文章于 2024-08-27 18:01:24 发布

BUG从入门到精通

最新推荐文章于 2024-08-27 18:01:24 发布

阅读量706

点赞数 1

分类专栏： STM32 文章标签： NVIC 优先级中断优先级抢占优先级 stm32

本文链接：https://blog.csdn.net/wei348144881/article/details/109002914

版权

本文介绍了STM32的NVIC中断嵌套向量控制器，包括NVIC的功能、支持的中断数量和优先级级数。详细讲解了NVIC的相关寄存器，如ISER、ICER、ISPR、ICPR和IABR，以及中断优先级控制的IP寄存器。还阐述了中断优先级分组的配置方法，包括NVIC_PriorityGroupConfig()和NVIC_Init()函数的使用。

摘要由CSDN通过智能技术生成

NVIC简介

NVIC（Nested Vectored Interrupt Controller），中断嵌套向量控制器，是 Cortex‐M3 不可分离的一部分，它与 CM3 内核共同完成对中断的响应。在了解NVIC之前最好简单了解一下CM3内核的中断系统，传送。

NVIC 共支持 1 至 240 个外部中断输入（通常外部中断写作 IRQn），每个中断有最高256（最低8）级的优先级，具体的中断数和优先级级数由芯片厂商在设计芯片时决定（STM32F1支持60个外部中断，16级优先级）。此外，NVIC 还支持一个“永垂不朽”的不可屏蔽中断（NMI）输入。NMI 的实际功能亦由芯片制造商决定。在某些情况下，NMI 无法由外部中断源控制。

NVIC相关寄存器

在内核文件core_cm3.h中定义了NVIC相关的寄存器，

/** @addtogroup CMSIS_CM3_NVIC CMSIS CM3 NVIC
  memory mapped structure for Nested Vectored Interrupt Controller (NVIC)
  @{
 */
typedef struct
{
  __IO uint32_t ISER[8];                      /*!< Offset: 0x000  Interrupt Set Enable Register           */
       uint32_t RESERVED0[24];                                   
  __IO uint32_t ICER[8];                      /*!< Offset: 0x080  Interrupt Clear Enable Register         */
       uint32_t RSERVED1[24];                                    
  __IO uint32_t ISPR[8];                      /*!< Offset: 0x100  Interrupt Set Pending Register          */
       uint32_t RESERVED2[24];                                   
  __IO uint32_t ICPR[8];