什么是时序收敛

通俗地讲,就是 满足设计时序要求,即电路能在要求频率下正常工作。

集成电路设计中的时序收敛一般指前后端设计时序一致。即前端给出的网表能运行在多少频率,后端完成布局后电路也能运行到该频率。主要原因是前端综合或时序分析时没有精确的线和CELL 延迟信息,这样就容易造成和布局后的时序不收敛。随着工艺的进步,线延迟占主导地位,时序收敛问题越来越严重。根本的解决方法是前后端的设计流程整合起来,如PC(物理综合)等工具能较好解决此问题。

转载于:https://www.cnblogs.com/tshell/archive/2012/10/31/2748564.html

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值