时序收敛是什么？

参考链接：

• https://www.cnblogs.com/sea-wind/p/4680480.html

• https://zhuanlan.zhihu.com/p/54621646

• https://zhuanlan.zhihu.com/p/89829776

一、简言什么是时序收敛

• 1. 什么是时序，时间顺序，有先有后，不能错乱。时序收敛就指的是某一系统电路能按既定的顺序来执行特定功能。
• 2. 系统内不同单元电路的处理速度和走线延迟等是造成时序无法收敛的因素。
• 3. 一个时序不收敛的芯片和一块砖头没有什么区别。所以时序约束是很重要的。

二、时序收敛：基本概念

对于FPGA而言，时序收敛是一个很重要的概念。在我看来，时序约束是必要的，但不是在最重要的，我们应该在设计初始就考虑到时序问题，而不是完全的靠约束来获得一个好的结果。

但我认为，对FPGA时序的分析能力是理解其运行机制的必要条件。之前也简单看过这方面的内容，却没有很正确的认识。这两天看了看UG612和相关内容，记录在此，这应该有一系列文章，现已基本完成。

1. FPGA时序的基本概念

FPGA器件的需求取决于系统和上下游（upstream and downstrem）设备。我们的设计需要和其他的devices进行数据的交互，其他的devices可能是FPGA外部的芯片，可能是FPGA内部