Mdoelsim10.4怎么脚本单独仿真ISE14.7 IP核

软件版本：

Modelsim10.4SE

ISE14.7

仿真IP：时钟管理IP（clock wizard）

 

流程：

1.对于Modelsim10.4SE，并不自带Xilinx家的仿真库，因此首先需要编译Xilinx家的器件仿真库；

仿真库解析：

① secureip库：硬核(HARD IP)仿真(功能仿真和时序仿真)模型（hard IP simulation model），比如PowerPC、PCIE、SRIO、DDR等。Simulation models for the Hard-IP such as the PowerPC processor, MGT, and PCIe leverage this technology

②unisim(unisim_ver)库：xilinx 原语的功能仿真模型

③unimacro（unimacro_ver）库：xilinx宏命令功能仿真模型

④xilinxcorelib（xilinxcorelib_ver）库：xilinx cores 功能仿真模型

⑤simprims（simprims_ver）库：xilinx原语的时序仿真模型

⑥unifast库：vivado加速仿真的库（The UNIFAST library is an optional library that can be used during RTL behavioral simulation to speed up simulation runtime.

 

开始菜单中打开编译GUI：

选定modelsim路径编译即可，后面有编译库存放的位置自己指定：

编辑modelism.ini文件：

 

2.glbl文件位置（ISE安装目录）：

E:/kingstacker/workfile/ise14.7/14.7/ISE_DS/PlanAhead/data/verilog/src

src下面有个glbl.v文件。

glbl文件作用：glbl文件当你仿真Xilinx家的IP核时是必须要添加进work中的，否则仿真会失败，工程中没有使用IP应该不用添加。

 

在sim.do文件中如下：而且glbl必须在work.tb的后面

3.在ISE中生成IP文件：后缀为.v的文件。

 

4.仿真do文件编写如下所示：

.main clear

#set testbench name;

set tb_name pll_ip_tb

#set the sim home dir ;

set sim_home E:/kingstacker/work/demo_3_12/sim

#set the src code home dir;

set src_home E:/kingstacker/work/demo_3_12/sim

#set the glbl.v file dir;just for xilinx devices;

set xilinx_glbl_dir E:/kingstacker/workfile/ise14.7/14.7/ISE_DS/PlanAhead/data/verilog/src

vlib ${sim_home}/work

vmap work ${sim_home}/work

vlog ${xilinx_glbl_dir}/glbl.v

vlog ${src_home}/pll*.v  

vsim -novopt -t ps  -L secureip -L unisims_ver -L unimacro_ver -L simprims_ver -L uni9000_ver -L xilinxcorelib_ver -L unisims_ver    work.${tb_name}  glbl

view wave

add wave *

run 8000ns

#quit -f

 

5.查看波形：

 

 以上。

 

转载于:https://www.cnblogs.com/kingstacker/p/9810946.html