10G Ethernet Mac IP核

最新推荐文章于 2024-08-13 10:40:58 发布
最新推荐文章于 2024-08-13 10:40:58 发布
阅读量6.6k 收藏 70
点赞数 6
分类专栏： FPGA 以太网
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weiweiliulu/article/details/106119587
版权
本文介绍了10G以太网的结构，重点关注10G MAC和PHY的功能。MAC负责控制与物理层的连接，PHY实现数据的串行化和物理层编码规则。在Vivado中配置10G Ethernet MAC IP核时，选择internal接口与32-bit AXI数据位宽。仿真和代码分析有助于理解协议细节。
摘要由CSDN通过智能技术生成

目录

1. 10G以太网结构

1.1 以太网媒体接入控制器(MAC)

1.2 物理接口收发器(PHY)

2.1 IP核使用

 2.2 example 代码说明

1. 10G以太网结构

一个完整的10G以太网接口分为10G PHY和10G MAC两部分。如下图所示

1.1 以太网媒体接入控制器(MAC)

主要负责控制与连接物理层的物理介质.在发送数据的时候,MAC协议可以事先判断是否可以发送数据,如果可以发送将给数据加上一些控制信息,最终将数据以及控制信息以规定的格式发送到物理层;在接收数据的时候,MAC协议首先判断输入的信息并是否发生传输错误,如果没有错误,则去掉控制信息发送至LLC层.看图上，输入端是用户接口，输出端是MII等延伸的接口。MII（ Media Independant Interface）媒体独立接口，"媒体独立"表明在不对MAC硬件重新设计或替换的情况下,任何类型的PHY设备都可以正常工作。


1.2 物理接口收发器(PHY)

包括MII/GMII(介质独立接口)子层,PCS(物理编码子层),PMA(物理介质附加)子层,PMD(物理介质相关)子层,MDI子层.PHY在发送数据的时候,收到MAC过来的数据(对PHY来说,没有帧的概念,对它来说,都是数据而不管什么地址,数据还是CRC.对于100BaseTX因为使用4B/5B编码,每4bit就增加1bit的检错码),然后把并行数据转化为串行流数据,再按照物理层的编码规则把数据编码,再变为模拟信号把数据送出去.收数据时的流程反之.PHY还有个重要的功能就是实现CSMA/CD的部分功能.它可以检测到网络上是否有数据在传送,如果有数据在传送中就等待,一旦检测到网络空闲,再等待一个随机时间后将送数据出去.如果两个碰巧同时送出了数据,那样必将造成冲

最低0.47元/天 解锁文章
weiweiliulu
关注
专栏目录
如何仿真IP核(建立modelsim仿真库完整解析
01-06
笔者一直以来都在纠结，自己是否要为仿真编辑相关的教程呢？一般而言，Modelsim 等 价仿真已经成为大众的常识，但是学习仿真是否学习 Modelsim，笔者则是一直保持保 留的态度。笔者认为，仿真是 Modelsim，但是 Modelsim 不是仿真，严格来讲 Modelsim 只是仿真所需的工具而已，又或者说 Modelsim 只是学习仿真的一部小插曲而已。除此 之外，笔者也认为仿真可以是验证语言，但是验证语言却不是仿真，因为验证语言只是 仿真的一小部分而已，事实上仿真也不一定需要验证语言。
10GbE以太网MAC和PHY
乐于分享
06-20 6647
10GbE以太网遵循IEEE 802.3ae规范，其物理传输介质只支持光纤。 10GbE以太网主要分为串行的10GBase-S/L/E-R/W与并行（4路并行WDM波分复用）的10GBase-LX4两类。 10GBase-S/L/E-R/W中，S/L/E表示波长，S表示850nm短波，L表示1310nm长波，E表示1550nm超长波，不同波长有效传输距离不一样；R/W表示PHY类型，R表示LAN PHY，即局域网物理层，码率为10.3125Gb/s，W表示WAN PHY，即广
Xilinx FPGA:vivado关于以太网的零碎知识点
最新发布
loveyousosad的博客
08-13 1723
以太网是遵守IEEE802.3标准组成的局域网，由IEEE802.3标准规定的，主要是位于参考模型的物理层（PHY）和数据链路层中的介质访问控制子层（MAC）。TCP/IP协议不仅仅指的是TCP和IP两个协议，而是指一个由FTP\SMTP\TCP\UDP\IP等协议构成的协议簇，只是因为在TCP/IP协议中TCP协议和IP协议最具有代表性，所以被称为TCP/IP协议。数据：包含MAC的上层和填充域，整个MAC包长度最少64字节，数据包最少46个字节，如果数据包不到46字节，在填充域会自动填充无效数据。
10GUDP协议栈 MAC层设计-（1）10G Ethernet PCS/PMA
sqzjiayou的博客
04-29 2160
对于10G以太网MAC层的实现，Xilinx提供了 3种IP核，分别是 10G Ethernet MAC、10G Ethernet PCS/PMA、10G Ethernet Subsystem。本篇简要介绍10G Ethernet PCS/PMA IP核的使用，以及XGMII接口的主要时序。（1）选择XGMII的位宽为64bit，DRP的时钟为100M.（2）将共享逻辑饱汉子例子工程中参考：PG0687系列需要提供156025MHz的时钟64bit数据位宽的XGMII接口包含Data Bus、Control
10G以太网接口的FPGA实现，你需要的都在这里
jk_101的博客
11-27 315
参考链接：10G以太网接口的FPGA实现，你需要的都在这里 - 知乎
10G_Ethernet_02 10G Ethernet Subsystem 简介
比特电子工作室
11-27 8013
目录 1 10G Ethernet MAC 2 10G Ethernet PHY 2.1 10GBASE-R 2.2 10GBASE-KR 10G 以太网子系统框图如图所示， 子系统(注： 10G Ethernet Subsystem 下文均称子系统)主要由 10Gbs 以太网 MAC、（PHY） 物理编码子层（PCS）物理和物理媒介适配层（PMA） 组成，从概念上与千兆、百兆以太网是一样的。 以太网 MAC ： 10 Gigabit Ethernet MAC 提供 AXI4-...
10G 以太网开发，包含MAC + PCS/PMA以及时序约束
m0_50377668的博客
04-27 2584
每一层实现各自的功能和协议，并完成与相邻层的接口通信。对于 udp_ip 的例化时，设置本地的 ip 地址，也就是开发板的 IP 地址为192.168.0.2，本地的 MAC 地址为 000a3501fec0，目的 IP 地址设置为 192.168.0.3，源端口和目的端口都设置为 8080。udp_ip-----------------------------------------------------------udp协议转换，负责将用户数据转换为10g_ethernet的数据接口接受的数据。
10G Ethernet MAC 15.1.pdf
11-04
The 10G Ethernet MAC core is a fully verified Ethernet Media Access Controller function that interfaces to physical layer devices in an Ethernet system. At 10 Gb/s, the core is designed to the IEEE ...
STM32上实现EtherNet/IP协议
10-23
这通常包括设置网络接口、配置MAC地址、设置IP地址、子网掩码和默认网关，以及启动TCP/IP堆栈。这些工作往往通过HAL（Hardware Abstraction Layer）库或LL（Low-Level）库来完成，这两者都是STM32CubeMX的一部分，...
k7 sgmii 千兆ip核 例化
01-17
在本文中，我们将深入探讨如何在Xilinx Vivado 2018.2环境下实例化并使用K7 FPGA上的SGMII（Serial Gigabit Media Independent Interface）千兆IP核，以实现1G/2.5G PCS/PMA Ethernet功能。SGMII是一种广泛应用于...
Xilinx FPGA实现10G以太网接口传输
03-02
在FPGA实现10G以太网时，通常会采用专用IP核，如Xilinx的AXI4-Stream 10G Ethernet IP核，该核提供了完整的MAC层功能，包括帧的接收和发送、错误检测与校验、流控制等。 ZC706开发板是Xilinx的一款高端评估平台，...
1025G_Ethernet_Subsystem-1.7z
12-16
在Xilinx官方文档中（PG210-25G-ethernet）找到自己要的信息，我这里几乎没有去动IP核什么参数，主要是通过这个IP去完成内回环以及外回环的仿真以及上板调试（另一篇文章），通过实现这个去了解整个FPGA开发流程。
万兆网、10G ethernet subsystem IP核
Kevin
10-23 7284
随着FPGA在数据中心加速和Smart NIC在SDN和NFV领域的广泛应用，基于以太网接口的FPGA开发板越来越受到关注。而更高速率的以太网接口技术则是应用的关键，本文将详细介绍基于FPGA的10G以太网接口的原理及调试技术。 10G以太网接口简介 1、10G以太网结构 10G以太网接口分为10G PHY和10G MAC两部分。如下图所示。 本设计中使用了Xilinx公司提供的10G...
FPGA的GigE Vision IP相机图像采集方案设计，转换为千兆UDP，支持10G MAC
jingjiankai5228的博客
03-05 3047
图像处理
万兆以太网10G Ethernet简介
大音希声
04-18 2350
10GBASE-R是一种使用64B/66B编码（不是在千兆以太网中所用的8B /10B）的串行接口，数据流为10.000Gbit/s，因而产生的时钟速率为10.3Gbit/s。正如1000Base-X和1000Base-T（千兆以太网）都属于以太网一样，从速度和连接距离上来说，万兆以太网是以太网技术自然发展中的一个阶段。主帧的数据主要有两种。控制帧的前两位是同步比特10，类型域的8比特定义其余56为有效载荷的形式，距离说明，如果类型是十六进制0xcc，则该帧包含4个字节的数据和3个字节的控制信息。
Xilinx IP 10G Ethernet PCS/PMA IP Core
baidu_34971492的博客
10-16 1741
10G以太网物理编码子层/物理介质连接（PCS/PMA）核心在Xilinx 10G以太网介质访问控制器（MAC）核心和具有10Gb/s能力的PHY之间形成了无缝接口，实现了高速以太网系统和子系统的设计。•根据万兆以太网规范设计IEEE标准802.3-2012第49、72、73、74条•管理PCS/PMA寄存器的可选管理数据接口（MDIO）•支持Zynq-7000、UltraScale中的10GBASE-SR、-LR和-ER光链路™, Virtex-7和Kintex-7设备（仅限LAN模式）
10G/25G Ethernet Subsystem（二）（外回环）
neufeifatonju的博客
09-12 1562
10G/25G Ethernet Subsystem（二）（外回环）
使用VIVADO 2019.1 搭建以太网接口
qq_44641513的博客
03-21 7299
以太网 MAC+SGMII->GMII接口转换 以FPGA V7为例，搭建一个千兆以太网接口。运行环境为Vivado2019.1。板卡的FPGA V7与千兆网口芯片采用SGMII互联，最终实现FPGA与上位机之间的千兆网卡通信，实际实现时，V7采用MAC + GMII ->SGMII的结构。SGMII接口使用1G/2.5G Ethernet PCS/PMA or SGMII ip核，MAC层使用Tri Mode Ethernet MAC ip核。 由于MAC层IP不支持SGMII接口，因此需要G
10G_Ethernet_01 万兆以太网设计引言
比特电子工作室
11-26 6663
目录 1 简介 2 万兆以太网简介 1 简介 从本片文章开始，笔者将给读者带来一个全新系列的文章，系统地讲解万兆以太网的设计原理、设计思路。内容包含万兆以太网的MAC/PCS/PMA简介以及UDP/ARP协议在万兆以太网中的实现，最后将设计融入到FPGA中，并上板进行验证。涉及到使用的主要器件包含XILIXN的FPGA,开发环境为VIVADO2018.2等。 2 万兆以太网简介 在日常生活中，最为常见的以太网接口均为百兆或千兆以太网口，如笔记本电脑或台式机的...
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值