硬件设计中运用Verilog实现的Module编写完成之后 ,要进行下一步leda检错
还用之前的例子来进行说明。
参考1:Linux下Verilog仿真过程(一)
参考2:Linux下Verilog仿真过程(二)
下面进行leda检错
1》编写leda文件:run_leda.sh
leda -full64 -sverilog +gui -translate_directive -uniquify \
+incdir+/usr/synopsys/syn_vd_2010_03/dw/sim_ver \
-bbox dbuf \
-f /home/xiaochuan/Desktop/Verilog/MyProjectHome/decoder2X4/test_decoder_filelist.txt \
-top test_decoder
说明:
(a)-f /home/xiaochuan/Desktop/Verilog/MyProjectHome/decoder2X4/test_decoder_filelist.txt \
即:写有你要检错的Module文件名的文件
如我的如下:
/home/xiaochuan/Desktop/Verilog/MyProjectHome/decoder2X4/src/decoder2X4.v
/home/xiaochuan/Desktop/Verilog/MyProjectHome/decoder2X4/src/test_decoder.v
(b)-top test_decoder
即:filelist.txt文件中包含的Module中的Top Module名
如我的为:test_decoder
2》运行run_leda.sh 文件以检错
选择一个合适路径,运行该.sh文件(最好单独新建一个文件夹用以保存运行该文件生成的文件,如work )
如下图所示
其中后一个框中表示的就是leda为我们检的错误。根据相关提示进行修改,再重复进行leda检错,直至没有错误为止(上图标识的错误不用修改,它们只是Test Brench中的内容,只是为了验证我们设计的正确性。在硬件综合时,是不会综合Test Brench的)
运行该文件之后,会打开leda的GUI界面,如下图所示: