创建一个1位全加器_数电实验 | 组合逻辑电路（半加器全加器及逻辑运算）

实验仪器

• Multisim电路仿真
• 74LS00 二输入端四与非门 3片
• 74LA86 二输入端四异或门 1片
• 74LS54 四组输入与或非门 1片

实验目的

1. 掌握组合逻辑电路的功能测试。
2. 验证半加器和全加器的逻辑功能。
3. 学会逻辑分析仪的使用方法。

实验原理

数字电路分为组合逻辑电路和时序逻辑电路两类。任意时刻电路的输出信号仅取决于该时刻的输入信号，而与信号输入前电路所处的状态无关，这种电路叫做组合逻辑电路。

分析一个组合电路，一般从输出开始，逐级写出逻辑表达式，然后利用公式或卡诺图等方法进行化简，得到仅含有输入信号的最简输出逻辑函数表达式，由此得到该电路的逻辑功能。

两个一位二进制数相加，叫做半加，实现半加操作的电路称为半加器。两个一位二进制数相加的真值表见表5-1，表中Si表示半加和，Ci表示向高位的进位，Ai 、Bi 表示两个加数。