边沿触发是什么意思_基于FPGA的数字电路实验5：时序电路之触发器

时间的重要性不言而喻，加上时间这个维度就如同X-Y的平面加上了一个Z轴，如同打开了一个新的世界。所以今天我们就要来聊聊时序电路。

在时序电路中，电路任何时刻的稳定状态输出不仅取决于当前的输入，还与前一时刻输入形成的状态有关。是不是有点绕？这样，下次当你和对象吵架时，她把以前各种旧账翻出来一起算的时候，你别急着还嘴，赶紧趁机温习一下时序电路的概念，也许你想着想着就笑了。 总之……时序电路是有记忆功能的，因此可以设计成储存电路用来保存信息。常用的存储电路有两类：一类采用电平触发，我们称为锁存器(Latch)；另一类通过边沿信号触发，也就是触发器(Flip-flop)。中文译法经常有一种不明觉厉的感觉有木有。 事实上，触发器的工作原理并不复杂。首先我们来看图1。

图1 D触发器框图和内部门电路结构

图1所示的是一个D类触发器的框图和内部门电路结构。 框图中输入端的三角形代表着时钟信号边沿触发方式。 同学们可以通过门电路结构研究D类触发器的工作原理，在这里我们直接给出它的状态特性表：

CLK

D

Q