PCIE协议解析 synopsys IP loopback 读书笔记（1）

最新推荐文章于 2023-12-08 22:58:22 发布
最新推荐文章于 2023-12-08 22:58:22 发布
阅读量667 收藏 3
点赞数
本文介绍了PCIe协议的Local Digital Loopback功能，用于芯片验证和系统调试。详细阐述了进入、处在和退出Local Loopback的流程，包括设置Gen3 Control Register、PIPE_LOOPBACK_CONTROL_OFF和PORT_LINK_CTRL_OFF寄存器。在Loopback模式下，讨论了Message Considerations、Enumeration和BAR Setup以及Gen3 Operation。此外，文章还提出了可能存在的配置疑问和流程建议。
摘要由CSDN通过智能技术生成

1      Overview

Core支持单个Pcie内核的Loopback功能，该功能主要为了做芯片验证，以及在没有远程接收器件的情况下完成自己的回环。同时，Core也支持有远程接收器件的loopback，在该中情况下，远程接收器件称为loopback slave。该种模式可以用来完成板级的debug，BER测试，系统调试。

   在做Loopback的时候需要注意将“Link up”强制写成1（根据specification该位应该是0），造成系统处于L0状态的假象，以便系统完成link的initialize。

1.1    Local Digital Loopback (PIPE/RMMI)

本地的Loopback分为3个阶段：Entering Local Loopback、In PIPE Loopback、Exiting Local Loopback

 

1.1.1    Entering Local Loopback

Loopback将PIPE/RMMI RX 与自身的PIPE/RMMI TX相连，在该种Loopback模式下，只能运行LTSSM（link training and statues statemachine），而且在该状态下无法进行自身的tra

最低0.47元/天 解锁文章
weixin_34034670
关注
PCIE那些事之PCIe loopback
xwb1040885790的博客
05-09 6581
PCIe loopback PCIe支持两种LoopBack模式 1.本地数字回环模式 2.远程设备回环模式 在调试PCIe设备的时候我们可以式样上面的两种模式进行通路验证，来判断硬件问题 本地数字回环 内部控制器操作进行回环设置，兼容LTSSM状态，如果回环链路训练成功则进入L0正常数据传输模式 远程设备回环模式 EP连接到RC端，可以通过EP PHY接口进行回环测试，如果训练成功设备则进入L0状态，用来调试EP链路训练的一个高效方式 ...
回环接口 loopback
〓☆〓 清风徐来918 （QQ:89617663）
11-22 673
大多数的产品都支持 环回接口 （Loopback Interface），以允许运行在 同一台主机上 的客户程序和服务器程序通过TCP/IP进行通信。A类网络号127就是为环回接口预留的。根据惯例，大多数系统把IP地址 127.0.0.1 分配给这个接口，并命名为 localhost 。一个传给环回接口的IP数据报 不能在任何网络上出现。 传给广播地址或多播地址的数据报复制一份
Synopsys PCIe学习篇---AXI Bridge and DMA Ordering
weixin_48180416的博客
04-17 4896
PCIe AMBA中的Ordering Rule是否PCIe Ordering Rule? Master Channel Slave Channel 在Inbound方向P，NP，CPL通路是独立的。“must be allowedto pass” "optinally Pass"都是可以满足的 强制规则只有2,5,9. 5. 如果CPL为bypass时违反了PCIe Ordering Rule,但是由于系统不是Producer/Consumer模型，是可以的。 2,9AMBA Br..
synopsys PCIE IP协议解析
吴建明wujianming_110117
11-04 3312
synopsys PCIE IP协议解析 1．Overview Core支持单个Pcie内核的Loopback功能，该功能主要为了做芯片验证，以及在没有远程接收器件的情况下完成自己的回环。同时，Core也支持有远程接收器件的loopback，在该中情况下，远程接收器件称为loopback slave。该种模式可以用来完成板级的debug，BER测试，系统调试。 在做Loopback的时候需要注意将“Link up”强制写成1（根据specification该位应该是0），造成系统处于L0状态的假象，以便系统
PCIE协议解析 synopsys IP Register配置空间 读书笔记（8）
yijingjijng的博客
08-29 5243
对于PCIE配置空间寄存器的读写可以通过DBI接口完成，同时也可以通过远程终端通过PCIE Configuration Request完成寄存器的读写，但对于每一个配置空间的访问权限，有以下规定： HwInit HwInit（cs） HwInit（cs2） Hardware Initialized 该bit是core的硬件控制，并且为read_only，这些bit
PCIE协议解析 synopsys IP Core operation 读书笔记（3）
yijingjijng的博客
08-27 7835
1      Core operation 1.1   Initialization 1、  先disable link training 2、  通过DBI（data bus interface）配置core的stickyregisters，需要配置什么目前不知道？？？？？？ 3、  Enable link training 4、  等待link完成。 5、  root Comple
PCIE协议解析 synopsys IP Core 读书笔记（2）
yijingjijng的博客
08-27 1万+
1      Overview 图1 如上图为整个PCIE的框架，在C1中PIPE-CompliantPHY部分华大的SERDES模块，PHYinterface由林森完成，DWC PCIe Core为synopsys提供的IP，而黄色部分为用户需要完成的部分，主要包括参数的配置和数据的发送和接收。 2      Architecture 图2 该IP包含4个重要的
PCIE协议解析 synopsys IP DBI and LBC 读书笔记（5）
yijingjijng的博客
08-27 1万+
5.1   Local Bus Controller (LBC) and Data Bus Interface (DBI)（重要） 5.1.1    Overview LBC module DBI接口可以对其进行访问，没有任何限制，需要注意的是： Ø  在RC模式下，LBC只能通过DBI接口访问 Ø  而在EP 模式下，远程设备也可以访问。 LBC可以访问的区域有2个部分： Ø  内部
PCIe之LTSSM Loopback
weixin_45176819的博客
10-25 1476
PCIe；LTSSM；Loopback
synopsys PCIE VIP + xilinx PCIE ip 验证
最新发布
m0_66382319的博客
12-08 1306
这几天尝试用s家的VIP和xilinx pcie搭建验证环境，之前以为两者没法连在一起，差点放弃了，不过最后还是顺利调试通过。1，编译问题，xilinx ip需要三步编译，需要调用synopsys_sim.setup库文件；uvm_dpi.cc需要在elab过程编译。2,VIP使用问题，之前疏忽vip复位，导致xilinx ip 这边rx一直是z态，反而tx有数据，一度以为是信号接错了。3，其他主要是时钟和复位的问题，axi master和slave之间时钟不一致导致数据传输出错。
PCIE的loopback功能配置流程
打工人的天堂
03-15 2387
b. RC模式下，链路进入L0状态后，控制器自动发送Set_Slot_Power_Limit消息，设备状态寄存器的UR detected 比特设置为1；该功能仅支持RC模式。b. 配置寄存器PIPE_LOOPBACK_CONTROL_OFF中的PIPE LoopbackEnable比特；a. 清除寄存器PIPE_LOOPBACK_CONTROL_OFF中的PIPE LoopbackEnable比特；c. 配置寄存器PORT_LINK_CTRL_REG中的Loopback Enable比特。
PCIE协议解析 synopsys IP 基本配置空间总结 读书笔记（14）
yijingjijng的博客
08-31 7604
1.2    PCI configuration SPACE（256 BYTE） 其 中寄存器的Capability包括： Ø  PCI Configuration Space Ø  PM Ø  MSI Ø  MSI-X Ø  PCIE Ø  VPD 1.2.1     PCI Configuration Space Byte Offset Byte
PCIE链路训练-状态跳转1
juvenilexhq的博客
11-23 383
一旦dsp收到了usp发送的必须数量的TS1（至少两个连续的TS1），明确了链路宽度之后，DSP 会更新一些必须的内部状态，发送通道编号不为填充字符的TS1，并立刻转为 Configuration.Lanenum.Wait 状态，等待 USP 确认通道编号分配。如果一个链路可以由多个link num和非pad TS1的通道合并组成，并且它们接收到两个连续 TS1，其中链路编号相等，通道编号非pad，那么usp应该在可行的情况下，发送通道编号相同的TS1表示接受分配，或者在必要的时候回应不同的编号值提议。
PCIE协议解析 synopsys IP PCI Express Capability 读书笔记（13）
热门推荐
yijingjijng的博客
08-31 4万+
1.1.1    PF PCI Express CapabilityRegister Details Core实现了PCIe 3.0定义的所有Capability Structure，除了Root Port register。 Byte Offset Byte 3 Byte 2 Byte 1 Byte 0
PCIe 学习笔记(二)
zjy900507的博客
01-09 1198
pci note 2 -v0.1 2014.11.18 *** draft  本文继续pci note 1, 介绍pci_create_root_bus函数, 内核版本为3.18-rc1  调用关系：  pci_scan_root_bus      --> pci_create_root_bus [cpp] view plain copy
PCIE——第 8 章——PCIe 总线的链路训练与电源管理
Y__Yshans的博客
10-11 4359
摘要：PCIE——第 8 章——PCIe 总线的链路训练与电源管理
【PCIE体系结构十三】LTSSM
highman110的博客
06-09 4301
详述PCIE物理层LTSSM各个状态
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值