cadence allegro - PCB设计规范

一 、布局

• 元件在二维、三维空间上不能产生冲突。
• 先放置与结构关系密切的元件，如接插件、开关、电源插座等。对于按键，连接器等与结构相关的元器件放置好后应锁定，以免在无意之中移动。
• 如果有相同结构电路部分，尽可能采用“对称式”标准布局。
• 元器件的排列要便于调试和维修，小元件周围尽量不放置大元件、需调试的元、器件周围要有足够的空间。
• 按照“先大后小，先难后易”的布置原则，重要的单元电路、核心元器件应当优先布局。
• 布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开;高频信号与低频信号分开;高频元器件的间隔要充分:
• 发热元件要一般应均匀分布(如果有散热片还需考虑其所占的位置)，且置于下风位置以利于单板和整机的散热，电解电容离发热元件最少400mil;除温度检测元件以外的温度敏感器件应远离发热量大的元器件。
• 元器件离板边尽量不小于5mm,特殊情况下也应大于板厚。
• 如果PCB用排线连接，控制排线对应的插头插座必须成直线，不交叉、不扭曲。
• 连续的40PIN排针、排插必须隔开2mm以上。.
• 考虑信号流向，合理安排布局，使信号流向尽可能保持-一致。
• 输入、输出元件尽量远离。
• 电压的元器件应尽量放在调试时手不易触及的地方。
• 驱动芯片应靠近连接器。
• 有高频连线的元件尽可能靠近，以减少高频信号的分布参数和电磁干扰。
• 对于同一功能或模组电路，分立元件靠近芯片放置。
• 连接器根据实际情况必须尽量靠边放置。
• 开关电源尽量靠近输入电源座。
•   BGA等封装的元器件不应放于PCB板正中间等易变形区
• BGA等阵列器件不能放在底面，PLCC、QFP等器件不宜放在底层。
• 多个电感近距离放置时应相互垂直以消除互感。
• 元件的放置尽量做到模块化并连线最短。
• 在保证电气性能的前提下，尽量按照均匀分布、重心平衡、版面美观的标准优化布局。
• 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开;
• 定位孔、标准孔等非安装孔周围1. 27mm内不得贴装元、器件，螺钉等安装孔周围3.5mm (对于M2.5)、4mm (对于M3)内不得贴装元器件;
• 卧装电阻、电感(插件)、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路;
• 元器件的外侧距板边的距离为5mm;
• 贴装元件 焊盘的外侧与相邻插装元件的外侧距离大于2mm;
• 金属壳体元器件和金属件(屏蔽盒等)不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm。
• 发热元件不能紧邻导线和热敏元件:高热器件要均衡分布，
• 电源插座要尽量布置在印制板的四周,电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔;
• 所有IC元件单边对齐，有极性元件极性标示明确，同一 印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直;
• 板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0. 2mm);
• 贴片焊盘上不能有通孔， 以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过;
• 贴片单边对齐，字符方向一致，封装方向-致;
• 有极性的器件在以同一板上的极性标示方向尽量保持一致。

二、层定义

• PCB边框定义为机械一层，线宽5mil.
• PCB螺丝孔或元件定位孔定义到机械一-层，为非金属化孔。
• 其它电气层按标准层来设置。

三、布线

• 载流量与线宽20MiL过1A
• 关键信号线优先布线: 电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先。
• 密度优先布线:从连接关系最复杂的器件着手布线:从连线最密集的区域开始布线。
• 布线离板边应不小于3mm, -是为了防止加工PCB时损伤走线，二是为了防静电。
• 双层板线宽线距最小7mil， 多层板可最小至4mil, BGA器件下方根据情况可最小到3.5mil。
• 不论板的大小及层数,在条件允许的情况下,应保证线距不小5mi l、线与过孔间距不小于6mil来提高良品率。
• 尽量减少印制导线的不连续性，例如线宽不要突变,以免阻抗变化不可控。
• 安全间距根据PCB的元件密度及线宽而定，-般可设为10mil, 对于双层板最小7mil,多层板最小4mil.
• 交流220V电源部分的火线与中线在铜箔安全距离不小于3.0mm,交流220V线中任- - PCB线或可触及点距离低压零件及壳体之间距应大于6mm并加上明显的警告标示;如果电压再高,为避免爬电，应在高低压之间开槽隔离。
• 走线应避免锐角、直角，采用45°走线。
• 相邻层的走线应相互垂 直。
• 信号走线尽可能短。
• 时钟信号引线最容易产生电磁辐射干扰,走线时应尽量短并与地线回路靠近。

• 输入、输出信号应尽量避免相邻平行走线，如果实在不能避免平行走线，应加大其间距并加地线隔离。
• 对于总线应等宽等间距布线。
• 双面板电源线、地线最好与信号流向一致，以增强抗噪声能力。
• 如果贴片 IC相邻两个焊盘为同一网络需接到一起时，两焊盘不可直接在贴片IC下相连。

• 应从焊盘活过孔中心线引入

• 过孔应远离贴片焊盘

• 过大 电流的走线除加粗铜铂外，还可加上助焊层，过锡炉时可上锡相当于增加铜铂厚度。
• 应尽量避免在晶体、 变压器、光藕、电感、电源模块下面有信号线穿过，特别是晶体下面应尽量铺设接地的铜皮。
• 对于要压五金件的地方，不可走除地线外的其它信号线(在某些情况下地线也不可走)，对于要走信号线的特殊情况，需在压五金范围内覆盖整片丝印。
•  音频信号线之间应用模拟地相互隔离并包模拟地。
• 视频信号线之间应用地相互隔离并包地。
• 7805前的滤波电容一般为1A/1000uF，每个IC的电源脚建议用104的电容进行滤波，防止长线干扰。
• 两焊点间距很小(如贴片器件相邻的焊盘)时，焊点间不得直接相连。

四、电源及地线处理

• 一些关键信号应尽可能的原理电源线走线
• 对于多层板，一般都有电源层和地层。需要注意的只是模拟部分和数字部分的地和电源即使电压相同也要分割开来
• 对于单双层电源线应尽量粗而短。电源线和地线的宽度要求可以根据1mm的线宽最大对应1A的电流来计算
• 电源与地构成的环路应尽量小

• 为防止电源上的杂讯进入负载器件，应在进入每个负载器件之前对其电源独立去耦，做到先滤波再进入负载

• 如果为多层板，应有单独的电源层及地层
• 在接地时应保持接地良好

• 数字地与模拟地分开，数字地接成环路以提高抗噪声能力；模拟地不可接成环路；对于低频电路，地线应采用单点并联接地方式；高频电路应采用多点串联接地。对于数字电路，地线应闭合成环路，以提高抗噪声能力。
• 对于PCB上的地线需与金属外壳相连时，可在螺丝定位孔位加上助焊层以露出铜皮并加过孔，以便通过金属螺丝与外壳良好接触。如下图，灰色为过孔，桔红色为TopSolder及BottomSolder层；绿色及黄色为丝印。

• 对于QFP类封装的IC，走线尽量向四周扩散，IC正下方尽量避免走线，留作铺地做静电泄放通道
• PCB的四周应尽量保证有3mm宽来走地线
• 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整个PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一短连接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。

五、铺铜

• 如果印制板上有较大面积空白区应铺上铜并连接到网络。
• 原则上铺铜间距应为线与线安全间距的两倍，实际应用中尽量保证铺铜间距不小于8mil。
• 铺铜与元件脚应采用花焊盘连接方式，并且在有必要的时候加粗铺铜与焊盘的连线。

• 铺有大面积地线和电源线区（勉强挤超过50平方毫米），应局部开窗口以防止过锡炉时铜皮气泡。

六、测试点

• 测试点代号TP，不能以元件的形式出现在PCB上。
• 测试点通常为圆形，在条件允许的情况下，其直径不小于1mm。
• 原则上每条网络均需加上测试点，在实际应用中至少一些关键信号线上必需加测试点。
• 每个测试点应有测试项目名称或编号如TP1、TP2等。
• 测试点离元件远点，两个测试点间距不可太近，至少要有2.5mm的间距。
• 测试点应处于同一层面，以方便不用拆下整块PCB也可方便连接到测试点为原则。
• 当测试点带附加线时，附加线应尽量短。

• 对电源和地也应在不同位置加上测试点，尽量均匀分布于整块PCB上。

七、过孔

• PCB的最小过孔定义取决于板厚度，参考下表 ：

• 孔径优选系列可参考下表 ：

 

• 同一PCB 上的过孔规格应控制在3种以内，双面板普通信号走线使用25/12mil或28/ 16mil，电源走线使用35/20mil并根据电流大小多放置几个过孔。
• 对于接插件的孔径需严格检查，普通排针排插的孔径是1mm。
• 所有PCB板的过孔设计时必须加绿油覆盖并塞孔，由于PCB厂家工艺的原因，应尽量不使用内径超过20mil的过孔，采用在大电流线路上多加过孔的方式来满足要求。
• 过孔不能上焊盘。
• 如果没有必要，单板上的过孔数量不应超过平均每平方厘米10个，否则会增加PCB成本。

八、线宽

• 理论上10Z铜厚1mm线宽可通过最大1A电流，但在实际应用中通常降额30%使用，实际应用中电源及地线应尽量粗而短，避免出现电源线过长造成的电压跌落现象;
• 尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线，通常信号线宽为: 0.2~0. 3mm,最经细宽度可达0.05~0.07mm电源线为12~2.5 mm对数字电路的PCB可用宽的地导线组成- -个回路，即构成一个地网来使用(模拟电路的地不能这样使用)
• 各种功能走线与线宽的关系如下:  

                                   多层板的普通信号线最小可到4mil

• 在条件允许的情况下， 电源线应尽量粗些。
• 在一些高密度的板中，如果电源走线宽度受限，可在走线上加阻焊以增加过电流能力。

九、蓝牙

• 蓝牙天线下方不可铺地及有其它走线且与其它走线保持最少5mm间距。
• 蓝牙电路的地线处理:数字地与单板数字地采用单点接地方式，模拟地与单板模拟地采用单点接地方式。

十、关于异形焊盘

• 对于如DC座类的异形焊盘，由于EDA软件的原因，不能制作方形过孔，解决方法为在PCB边框层(机械-层)画出过孔形状，此方形过孔最小尺寸不得小于0.6mm，否则PCB厂家很难加工。

十一、可靠性设计及 EMI

• 单板上MCU的IO连接到另一单板去需根据情况串一100R一1K 电阻，电阻靠近MCU放置。
• 单板上连接到机壳外部的如串口类需根据情况串- 100R一1K电阻且加上静电吸收管或者合适容量的电容，静电吸收管或电容靠近连接器放置。
• 串联匹配电阻要靠近该信号的驱动端放置，距离一般不超过500mil。
• 匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配，其它一些用于阻抗匹配目的阻容器件，要根据其属性合理放置。
• 串口应远离音 频线等敏感信号线，且走线不能从模拟区域穿过，以免干扰。
• 敏感信号(如差分、高速时钟)应尽量减少过孔不换层走线，以免出现阻抗不连续情况影响信号。如果- -定要换层，应在换层位置的电源或地上跨接电容给信号做回流路径。

十二、光学定位点

• 光学定位点是指为了满足自动化生产需要，方便贴片机对元件及整个PCB定位而放置的特殊焊盘。
• 光学定位点为 圆形焊盘，其直径为1mm，离PCB边缘须不小于4mm。
• 对于BGA封装类或脚距小于0.5mm的芯片必须加两个光学定位点，光学定位点为对角放置，不可被遮挡住。

 

• 整块PCB上应放置2-3个光学定位点，呈对角线形式布局。
• 在protel软件中，设置光学定位点所需的层有：toplayer、bottomlayer、topsolder、bottomsolder、keep-outlayer；如果只有顶层有元件，可去掉bottomlayer、bottomsolder层。

十三、丝印

• 丝印字符应清晰明了，不能有残缺现象。
• 丝印字符不可压在焊盘上。
• 丝印字符不得小于36mil，字体线宽大于36mil，字体采用：sanserif：对于元件编号，通常采用尺寸为37mil/7mil；特殊情况下最小可到28mil/5mil
• PCB上须有该PCB的名称编号、版本号、日期、公司LOGO图案。
• PCB上的位号英文必须统-:三极管Q，二极管D，电阻R,排阻RP，电容C，稳压管z，滤波器F，电感L，变压器T，IC为U,磁珠L，插座J，天线AT，接地爪TM，测试点TP。
• 对于有极性元器件，需标明其极性。
• 丝印字符应整齐，方向统-为头向.上或者头向左，放置元器件编号时，应尽量放置在元器件旁边并不被遮挡住，达到一看到编号就能迅速找到对应的元器件。
• 元件丝印位置放置应与元件实际位置一致，不可错乱。●  IC的首引脚必须有明显标志。
•  对某些元件，在不同的情况或不同的产品中其参数不同，应有标往说明。
• 电源线、信号线在插座、插头处必须明显标识功能或线的定义。
• 与金属件接触的地方需加一层丝印与绿油隔离。

• 连接器的脚位需有序号及功能说明。
• 在锁螺丝的地方应标示出螺丝规格。
• 强电与弱电间应用粗的丝印线分开，高压部分必须带有明显的警告标示。

 十四、  元器件参数选择

• 尽量选用公司已有的元器件，不随便增加新的物料以方便管理。
• 如要增加新物料，应尽量选用标准物料，如用10K电阻，不用11K电阻。.
• 电阻的标称参数单位是K，或者没有单位时表示默认单位是欧姆。
• 相同参数、相同类型用同一封装。
• LED灯定义明确:电源灯绿色; IR灯红色;操作指示灯:黄色。
• LED灯封装定义:所有LED都用0805封装;绿色、白色、蓝色灯的限流电阻用0805封装，其它用0603封装。
• 物料参数应完整,如电阻需标明阻值及误差(不标示默认使用5%精 度);电容需标明容量及耐压;排线标明pin数、长度及颜色;排针标明pin数及间距;按键必须标明规格、高度; LED标明颜色以及封装等。
• 滤波电容必须使用合理，大的电解电容采用时容景必须进行严格评估

十五、拼板

• 由于外形或为了便于生产的原因，大多数的PCB都需要拼板。
• 只有采用同一种基材，同一厚度，同一工艺的板才能拼在一起。
• 为了便于在生产时分开拼好的PCB，需要考虑拼板方式。

• 拼板连接方式为邮票孔，邮票直径0.6mm，中心间距0.9mm，6-8个为一组。
• 拼接板间距通常为2mm，工艺边为4mm。

• 如果是两块单面装元件的板，为了提高贴片效率，应将元器件面拼在同一面。
• 对于正方形或长方形的这类直板边的PCB，拼板时两板边可重合放在一起，采用V-CUT方式，需注意的是，由于PCB厂家加工工艺原因，V-CUT方向（与开槽的平行方向）尺寸需不小于80mm，另一方向不小于45mm。

十六、屏蔽罩及五金支架

• 屏蔽罩及五金支架应与地相连并在板上用在丝印标示出屏蔽罩或五金支架的扭动方向。

• 为使屏蔽罩及五金支架的焊接或去锡方便，应采用如上图的方式处理。

十七、其他

• 对于已改过很多次的比较复杂的PCB,在改板时不要把整板的泪滴删除，以免出错，应采用单独删除选中的泪滴方式。
• 电源芯片周围应尽量留出比较大片的铜铂并多加过孔以方便散热。.●  需特别注意的是，某些IC底部会有一接地的散热块，在做PCB封 装时需放置一相应大小的焊盘(必须为焊盘，做钢网才能开窗)，且加上一个或多个过孔以便散热。
• BOM 输出为EXCEL文档，其参数应尽量详细(应包括值、耐压、封装名称，数量、某些元件应包括外形尺寸,新元件还应包括品牌等)。

十八、  设计验证

• 元件的封装和实物是否相符。
• 需屏蔽的地方，是否有效地屏蔽了。
• 是否采用了优选的过孔尺寸。
• DIP器件的孔径是否合适。
• 检查高频、时钟或其它敏感信号线是否回路面积最小，是否远离干扰源。
• 输出DWG格式文件到结构组检查有无结构方面的错误。.
• 是否有没连通的走线。
• 是否有短路的地方。
• 安全间距是否达到要求。
• MARK点的位置是否合理，尺寸是否正确。
• 板号及日 期丝印是否正确，是否与文件名一致。
• 焊盘上是否有过孔。
• 确认板_上的禁止布线区、禁止布局区是否达到要求。

十九、降低噪声与电磁干扰的- - 些经验

1、电源线的设计

电源线尽量短，走直线，而且最好走树形、不要走环形选择合适的电源尽量加宽电源线使用抗干扰元器件(磁珠、电源滤波器等)电源入口添加去耦电容

2、地线的设计

模拟地与数字地分开尽量采用单点接地尽量加宽地线，将敏感电路连接到稳定的接地参考源，对PCB板进行分区设计，把高带宽的噪声电路与低悟电路分开0设计尽量减少接地环路的面积

3、元器件的配置

不要有过长的平行信号线，保证PCB的时钟发生器、晶振和CPU的时钟输入端尽量靠近，同时远离其他低频器件，元器件应围绕核心器件进行配置，尽量减少引线长度对PCB板进行分区布局，考虑PCB板在机箱中位置和方向缩短高频元器件之间的引线

4、去耦电容的配置

每10个集成电路要加一片充放电电容，引线式电容用于低频，贴片式电容用于高频，每个集成芯片要布置一个0.1UF的电容  llegro设计对抗噪声能力弱、关断时电源变化大的器件要加高频去耦电容，电容之间不要共用过孔去耦电容引线不能太长

5、降低噪声和电磁干扰的原则

能用低速芯片就不用高速的，高速芯片用在关键地方。可用串一个电阻的办法，降低控制电路上下沿跳变速率。尽量为继电器等提供某种形式的阻尼。使用满足系统要求的最低频率时钟时钟产生器尽量*近到用该时钟的器件。石英晶体振荡器外壳要接地。用地线将时钟区圈起来，时钟线尽量短。闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。时钟、总线、片选信号要远离IO线和接插件。模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。对AD类器件，数字部分与模拟部分宁可统一下也不要交集。设计时钟线垂直于IO线比平行IO线干扰小，时钟元件引脚远离IO电缆。元件引脚尽量短，去耦电容引脚尽量短。关键的线要尽量粗，并在两边加上保护地。高速线要短要直。对噪声敏感的线不要与大电流，高速开关线平行。石英晶体下面以及对噪声敏感的器件下面不要走线。弱信号电路，低频电路周围不要形成电流环路。任何信号都不要形成环路，如不可避免，让环路区尽量小。每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。除了地线，能用细线的不要用粗线用串联电阻的方法来降低电路信号边沿的跳变速率。石英晶振的外壳要接地、晶振下面避免走线。  

闲置不用的门电路不要悬空，时钟线垂直于IO线时干扰小，尽量让时钟线周围的电动势趋于零，IO驱动电路尽量靠近PCB的边缘，任何信号不要形成回路。对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略。通常功率线、交流线尽量布置在和信号线不同的板子上。

。