数字IC后端设计实现之分段长clock tree经典案例

最新推荐文章于 2025-03-05 10:46:39 发布
最新推荐文章于 2025-03-05 10:46:39 发布
阅读量2k 收藏 34
点赞数 46
文章标签： innovus零基础 IC后端培训 OCC clock tree 时钟树综合 分段长clock tree 时钟产生电路
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_37584728/article/details/144117688
版权

最近发现很多读者问到分段长clock tree的做法，小编今天给大家分享几个SoC芯片中复杂时钟结构设计的分段长clock tree的应用案例。希望对各位的学习和工作有所助益。

数字后端设计实现之时钟树综合实践篇

数字IC后端实现专家都具备哪些技能？（附后端面试宝典）

分段长clock tree案例一：

下图所示为大型SoC芯片典型时钟设计结构图。晶振IO会给整个SoC芯片提供24M参考时钟，再进入各个PLL进行时钟倍频，无毛刺时钟切换clock mux，clock gating，分频电路以及OCC电路，最终送到各个模拟IP或数字IP。

SoC芯片复杂时钟clock gen时钟结构图

我们写sdc时会在晶振XIN_24M的输出XC端创建时钟（create_clock）。但它要去的地方有很多，default做clock tree时所有clock path分支都需要做balance的。这种工具行为肯定是不符合咱们设计预期的。因此，该案例需要使用分段长clock tree的方法来把整体clock tree长度做短。

这个话题之前在咱们社区知识星球上讨论过。小编把参考答案分享给大家。

主要处理方式是在各个功能模块最后一级的时钟输出端create_clock，create_generated_clock

最低0.47元/天 解锁文章
ICC2：分段长tree简易版教程
m0_61544122的博客
08-02 801
分段长tree让一部分sink balance的更好，有助于时序收敛，但ICC2的分段长tree需要单独写一个sdc去做sub tree再换回原始sdc去长tree，流程繁琐，我整理了一个简单的流程，不需要额外的sdc，唯一的缺点就是长两次tree速度会慢些，但效果会比传统分段写sdc的效果会好。长tree，此时skew group不与master clock做balance，我们也只需要工具做了这段tree。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？给sub tree设don't touch。
ICC2：分段长tree的流程
m0_61544122的博客
10-27 1328
用set_don_touch_network -clock_only [ger_object_name [get_clock_tree_pins -clock subtree_clock] ]设don't touch。2.把sdc中添加subtree clock，subtree是generate clock的改成create clock，自己创建的直接create clock。4.reset skip cts clock option，然后重新长tree，cts后换回原始sdc。
复杂时钟设计时钟树综合(clock tree synthesis)常见20个典型案例
weixin_37584728的博客
01-10 1742
数字IC后端设计实现培训之复杂时钟设计时钟树综合clock tree synthesis常见20个典型案例
数字IC后端实现教程| Clock Gating相关clock tree案例解析
最新发布
weixin_37584728的博客
03-05 1124
数字IC后端实现教程之clock gating时钟门控相关clock tree案例解析
数字IC时钟树综合 clock tree synthesis
Grady
07-26 3127
一、时钟的定义 时钟是同步工作系统的同步节拍。它是用来指挥保障SOC中各种功能模块，比如cpu，GPU，DRAM控制器，GPIO等的正常工作。那么何为同步工作系统或者同步电路？概括起来就是不同源一定异步，同源可以不是同步（同源大部分是同步）。 二、时钟源 无论你是从事数字IC前端或者是从事IC后端工作，你都需要搞清楚，芯片中的时钟是如何获取以及如何供应给各个功能模块。 1、外部直接输入时钟信号 这种情况比较少见。由于SOC系统中不同功能模块工作的频率不一样，因此从外部直接拉时钟信号进芯片，不具备可行性。对于
时钟树综合（CTS）
weixin_43249158的博客
05-19 1万+
介绍时钟树综合（CTS）的概念以及相关要求
Innovus dbGet常用命令合集
热门推荐
weixin_37584728的博客
11-27 2万+
转载至吾爱IC社区 ：https://mp.weixin.qq.com/s/nDI1x6lHdtEIHLWGUjatdQ 最近陆续收到不少小伙伴们的私信，提到初学者应该如何快速学习掌握dbGet的用法。对于习惯了S家的命令后，乍一看dbGet是不是觉得脑袋瓜都要炸了？的确是这样的，小编第一个项目刚用innovus的时候也有这种感觉。第一次用小编想要去get到一颗buffer都不会，好尴尬。这么丢脸的事情怎么要说出来呢。 其实刚开始不会，一点都不丢脸。如果一直持续不会下去，那才是真的丢脸。很多小伙伴经常私信，
数字SoC芯片复杂时钟结构设计时钟树综合典型案例(最复杂的时钟案例也不过如此！)
weixin_37584728的博客
11-26 1397
数字IC后端设计实现之SoC芯片复杂时钟结构设计时钟树综合典型案例解析
2412. Clock Tree
蒟蒻こんにゃく
04-06 542
2412. Clock Tree (File IO): input:clocktree.in output:clocktree.out 时间限制: 1000 ms 空间限制: 262144 KB 具体限制 Goto ProblemSet 题目描述 Farmer John 的新牛棚的设计十分奇怪：它由编号为 1…N 的 N 间房间（2≤N≤2500），以及 N−1 条走廊组成。每条走廊连接两...
数字后端实现之Innovus中open net原因解析及解决方案
weixin_37584728的博客
02-21 1270
数字IC后端培训之innovus中open net原因解析及解决方案
CTS(Clock Tree Synthesis)重要参考
08-16
芯片设计重要参考文件, APR中关键步骤,时钟树合成技术分析. CTS的设计方式. 对IC设计来说至关重要.
GD32系列笔记四：时钟树Clock tree
A1820485554的博客
03-22 1296
GD32F150C8T6芯片最高支持72MHZ主频，默认配置AHB=APB1=APB2,这点和GD32F103不一样的。
PR-Clock Tree Introduction
m0_68447251的博客
06-04 928
PR-Clock Tree Introduction
Clock Tree Synthesis，时钟树综合，简称CTS。
atlll1的博客
09-08 5040
1 什么是时钟树综合 简单概括下，时钟树综合就是指从某个clock的root点长到各个sink点的clock buffer/inverter tree。工具试图将某个clock所属的所有sinks做到相同长度。从概念上，我们可以得到几个要点。 clock的root点需要定义清楚。这个可以通过create_clock来定义。如果是create_generated_clock，它的master clock也是很清晰的，即知道generate clock的source latency; cl...
时钟树综合知识分享
weixin_37584728的博客
09-13 5269
时钟树综合干货分享 文章右侧广告为官方硬广告，与吾爱IC社区无关，用户勿点。点击进去后出现任何损失与社区无关。 在今天主题分享之前，发一个社区的招聘信息。吾爱 IC 社区正式对外招聘讲师 啦。想不想跟小编一起工作，想不想在业余时间赚点 money？想不想在这个平台上实现名利双收？优秀的讲师有机会成为我们的合作伙伴 ，将来副业收入会远高于主业收入 （即便你目前年薪百万）。 如果你擅长以下任何一个细分领域 （或掌握的比较好），并且喜欢做内容分享这块，欢迎就以下任何一个方向制作一只视频，并发送到小编的邮箱。这
数字后端面试问答No.16-18
weixin_37584728的博客
05-21 5869
数字后端面试问答No.16-18 今天继续更新三道数字后端设计实现笔试面试题目。第一道题为 CDC 问题及其解决方案。第二道题考察 setup 及 hold check 机制。第三道题考察逻辑综合阶段常用的几种 wire load model。小编目前已经开通知识星球，建立了一个连接你和我私密交流的 IC 圈子，欢迎各位上车，进行深度交流和提问。 1.What is CDC (Clock Domain Crossing)? And how to fix CDC metastability? 被不同 clo
合理的时钟结构能够加速Timing收敛（时钟树综合中级篇）
weixin_37584728的博客
05-23 3910
合理的时钟结构能够加速Timing收敛（时钟树综合中级篇） 时钟树综合（Clock Tree Synthesis）一直是数字后端实现中最为重要的步骤之一。随着芯片时钟越来越多，设计阶段都采用了时钟切换电路，时钟结构越来越复杂（除了 func mode 外，还有 test mode 和 mbist 等模式）。针对复杂的时钟结构，想单纯依靠 EAD TOOL 的 CTS engine 来实现一个比较好的 clock tree 质量，几乎不太可能。而且一个比较理想的 clock tree，都是要通过若干次的迭代而
时钟树综合专题（Clock Tree Synthesis)
weixin_37584728的博客
04-25 5720
时钟树综合专题（Clock Tree Synthesis) 转载至：https://mp.weixin.qq.com/s/9c2gmTwJvzaVsd8xgK6Nnw 吾爱 IC 社区 最近小编知识星球上有小伙伴们提问，提到一个大部分同学都比较感兴趣的话题。今天小编简要做个分享，希望对大家有所帮助。如果觉得有用，请分享给你的朋友，或许你的分享可以帮助到有需要的人。 如何 Trace 时钟结构? 我们都知道想要做好时钟树综合，需要事先了解设计的时钟结构，然后才能有时钟树综合的策略，最后写工具认识的约束来
时钟树综合 分段长tr
01-08
### 关于时钟树综合中的分段长TR技术 在时钟树综合（Clock Tree Synthesis, CTS）过程中，分段长TR（Time Relaxation）是一种用于优化时序的关键技术。该技术旨在通过调整时钟路径上的延迟来减少时钟偏差并提高性能。 #### 分段长TR的工作原理 分段长TR的核心理念是在满足设计约束的前提下，尽可能放松某些节点的时间要求，从而为其他关键路径提供更多的裕度。具体来说： - **时间窗口扩展**：通过对非关键路径上的一些寄存器增加额外的保持时间，使得这些寄存器能够容忍更大的时钟偏移[^1]。 - **局部优化策略**：针对特定区域内的逻辑单元实施更精细的时间分配方案，确保整体时序收敛的同时不影响全局性能[^2]。 #### 实现方法和技术细节 为了有效地实现分段长TR，在实际操作中通常会采取以下措施： - **预处理阶段** - 对整个电路进行全面扫描，识别出可以应用于分段长TR的候选位置； - 建立详细的时序模型，记录各个模块之间的相对关系及其对总线周期的影响； - **动态调整机制** - 根据当前的设计进度实时更新各部分所需的最佳松弛量； - 利用反馈控制系统监控每次修改后的效果，并据此作出相应调整； ```python def adjust_time_relaxation(clock_tree): """ 动态调整时钟树中的时间松弛参数 参数: clock_tree (dict): 描述时钟树结构的数据字典 返回: dict: 更新后的新时钟树配置 """ # 扫描所有可能的应用点 candidates = find_candidates(clock_tree) for node in candidates: original_delay = get_original_delay(node) # 计算新的最优松弛值 optimal_slack = calculate_optimal_slack(node) set_new_delay(node, original_delay + optimal_slack) return update_clock_tree_config(clock_tree) def find_candidates(tree_structure): """查找适合应用分段长TR的位置""" pass def get_original_delay(node_info): """获取原始延时数据""" pass def calculate_optimal_slack(position_details): """计算最佳松弛量""" pass def set_new_delay(target_node, new_value): """设置新延时数值""" pass def update_clock_tree_config(modified_data): """刷新时钟树的整体配置""" pass ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值