setup time and hold time

for

for setup time:(门级电路最大延迟)

tlauch + tcq + tdp < tcapture + tclk - tsetup

clock_skew = Tcapture - Tlauch

tcq + tdp < t_skew + tclk - tsetup

setup violation repaired method:

1 tclk: 降频率

2 tdp: 减少组合逻辑

3 clock_skew: 增大skew

for hold time: (门级电路最小延迟)

tlauch + tcq + tdp > tcapture + thold 

tcq + tdp > t_skew + thold

hold time repaired method:

① T_dp:增加组合路径延时,通过插buffer、插delay cell、更换驱动、更换阈值的方法(组合逻辑深度的增加会增加芯片的面积、布线资源、功耗,可能产生在慢速工艺库条件下建立时间违例)

② T_skew:减小skew,甚至采用negative skew,但需做好时钟树的balance。

③ 插入低电平有效的锁存器(Lock-up Latch):高电平期间,锁存器输出保持不变,相当于人为将数据推迟了半个时钟周期,以保证满足hold时间要求。

 

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值