带隙基准之选个运放吧！

上一篇设计的带隙基准没法解决VA不等于VA’的问题，最终只能强行凑出了一个值，得到了一个看起来还可以的结果，但是这个凑出来的结果在PVT下，可能会出现有的case温度系数又变得很差（没仿过，我估计的）的情况。那今天就彻底来解决这个问题，如图1

图1 带运放的带隙基准电路

图1用了一个运放，迫使VA=VA’，只要运放的增益足够，那么VA与VA’的误差就可以足够小。但是这里用了运放，于是我们不得不面对一个问题，这个运放要怎么做？选什么结构？怎么定义指标？先来看一下有可能的运放结构，如图2

图2 可能的运放结构

图2给出了几种常见的简单的运放的结构，我们依次分析。

第一种如图2a，最经典最简单的五管差分对，由图1可以看到运放的输入为一个VBE的电压，常温下在0.6V-0.7V之间，这个数值相对nmos输入对管是偏低的，这个电压减掉一个vgs之后有可能导致尾电流管的漏端电压过低，导致尾电流管进入线性区，因此第一种不是很好的选择。

考虑到我们的供电是1.8V，输入0.7V，那么pmos向上的电压裕度还是比较大的，因此我们改进一下输入级，输入管选择pmos，正如图2b所示。这个结构仍然有问题，在于运放的输出，这个输出如图1会连接到带隙基准的pmos电流镜的gate端，这个电压大概在1.2V左右，相对VBN（0.7—0.8左右）点偏高，考虑沟道调制效应容易引入较大的系统误差。

那就把输出级也改进一下，再加一级如图2c，这下没有系统误差的问题了。可以说这个结构输入级输出级都得到了优化，已经是个比较合理的方案了。但是我认为这个仍然不是最优解，因为这个是两级运放，虽然增益更大了但得考虑稳定性，零极点，密勒补偿等等一系列问题，那相对于我这种比较笨的人来说就太难了，所以我继续试图找一种适合我的结构。

现在的要求是我不要用两级运放，同时还要保持和图2c一致的输入输出类型，于是得到如图3，严格说还是两级的运放，只是第一级增益很小，极点比较远，考虑稳定性的时候可以等效成单级运放，并且总的增益大致也是单级运放。

图3 推挽输出的单级运放

好的，目前看来这个结构的运放已经是足够简单了，那我就选择这个了，至于这个运放的具体设计就留到下次再说。