SAR_ADC的电路原理

SAR_ADC的电路原理

简介：

SAR(Successive Approximation ADC)是一种常用的ADC，它是一种性能比较平衡的ADC，没有明显的缺点，也没有突出的优点，电路结构如下图所示，主要由采样保持电路，DAC，逻辑控制电路，逐次逼近寄存器组成。

工作过程：

以输入信号5.2v为例

Step1:

寄存器输出1000，VDC=0.625*8=5v，5.2v > 5v 比较器输出为1，数据寄存器D3=1

Step2:

寄存器输出1100，VDC=0.625*12=7.5v，5.2v<7.5v 比较器输出为0，数据寄存器D2=0

Step3:

寄存器输出1010，VDC=0.625*10=6.25v，5.2v<6.25v 比较器输出为0，数据寄存器D1=0

Step4:

寄存器输出1001，VDC=0.625*9=5.625v，5.2v<5.625v 比较器输出为0，数据寄存器D0=0

电路仿真：

 当输入电压为1.7v时的工作过程：

工作过程：
STEP1:
DAC输出1000，VREF为2.5v，1.7v < 2.5v，U1输出为低，这时候CLK1的
上升沿到来，Q1输出为低，D3=0
 
STEP2:
DAC输出0100，VREF为1.25v，1.7>1.25v，U1输出为高，这时候CLK2的
上升沿到来，Q2输出为高，D2=1
 
STEP3:
DAC输出0110，VREF为1.875v，1.7<1.875v，U1输出为低，这时候CLK3的
上升沿到来，Q3输出为低，D1=0
 
STEP4:
DAC输出0101，VREF为1.5625v，1.7>1.5625v，U1输出为高，这时候CLK4的
上升沿到来，Q4输出为低，D0=1

输出波形：

SAR ADC的电容式DAC原理：

下图为一个16bit的电容式DAC，首先MSB先接到VREF上，此时公共端的电压就是-Vin + 1/2 *VREF，高于地输出1，低于地输出0，依次类推。

VCOMMON = -VIN + BN-1 × VREF/2 + BN-2 × VREF/4 + BN-1 × VREF/8 + ... + B0 × VREF/2N-1 (B_为比较器输出/ADC输出位)。