7a系列mrcc xilinx_xilinx 7系列FPGA时钟篇(3)_时钟操作法则

上一篇咱们介绍了7系列FPGA的时钟区域内部结构，本篇咱们接着介绍如何实际操作时钟。不说其它的，直接先上两张图，大家如果能看懂这两张图，那么就不用浪费时间看我接下来的废话了。。。。。

1，MRCC：被外部差分/单端时钟驱动；可以驱动本时钟区域的4个BUFIO、4个BUFR、2个BUFMR、本时钟区域的CMT以及上下相邻时钟区域的CMT、16个BUFG、本时钟区域以及水平相邻时钟区域的BUFH。

2，SRCC：和MRCC类似，但只作用在本时钟区域；其被外部差分/单端时钟驱动；可以驱动本时钟区域的4个BUFIO、4个BUFR、本时钟区域的CMT以及上下相邻时钟区域的CMT、16个BUFG、本时钟区域以及水平相邻时钟区域的BUFH。

3，BUFIO：在相同的时钟区域内，其可以被MRCC、SRCC、MMCM的CLKOUT0~3、CLKFBOUT驱动，还可以被本时钟区域以及上下相邻区域的BUFMR驱动；其只能驱动本时钟区域内的ILOGIC、OLOGIC。

4，BUFR：在相同时钟区域内，其可以被MRCC、SRCC、MMCM的CLKOUT0~3、CLKFBOUT驱动，还可以被本时钟区域以及上下相邻区域的BUFMR驱动；其能驱动本时钟区域内的CMT、本时钟区域内所有逻辑单元、以及16个BUFG(不推荐)。

5，BUFMR：其只能被本时钟区域的MRCC以及某些GT时钟驱动；其能驱动本时钟区域以及上下相邻区域的BUFIO、BUFR。

6，BUFG：其能被每个