mpu 配置内存空间_【实战经验】STM32F7 MPU Cache浅析

最新推荐文章于 2024-05-10 16:03:14 发布
最新推荐文章于 2024-05-10 16:03:14 发布
阅读量750 收藏 2
点赞数
文章标签： mpu 配置内存空间
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39658019/article/details/111810271
版权
本文深入探讨了STM32F7中MPU和Cache的工作原理，强调了Cache在提升性能中的作用以及可能导致的问题。文章通过实例解释了Cache一致性问题，指出在使用Write-back策略时，必须注意数据同步，以确保多个Host访问内存时的一致性。解决方案包括使用Write-through策略、手动更新Cache或Invalidating Cache。
摘要由CSDN通过智能技术生成

前言

本文会从结构，原理以及应用方面对MPU和Cache进行分析，主要目的是希望读者对Cache有基本的了解，在具体的实际应用中，使用带有一级cache的MCU时，避免常见的错误。

Cache介绍

Cache及其原理

Cache，高速缓存，一般指的是L1 cache，即和Core紧耦合的，从STM32F7系列开始，

基于ARM cortex-M7内核，增加了对L1 Cache的支持。

21.jpg (104.41 KB, 下载次数: 29)

2017-3-3 14:48 上传

从这张图片可以看出来，无论是指令Cache(I-cache)还是数据Cache(D-cache)，一旦使能之后，就分别与Core的prefetch unit(I-cache)和load-store unit(D-cache)相连，以D-cache为例，因为

直接与LSU相连，访问速度会比直接访问SRAM或外部RAM快很多，只要保证cache有足够高的命中率(由cache策略保证)，尽量少的cache miss，读/写的速度会有比较大的提高。

结构及策略

同样这里以D-cache为例，看一下D-cache的构成：

22.jpg (167.46 KB, 下载次数: 24)

2017-3-3 14:48 上传

包括Address和cache-line，Address表明其地址，对应一条包含32bytes的cache-line：

读数据时，当地址命中时即cache-hit，便可以直接从cache line中取出相应的数据，反之，当遍历了address都没有找到，就会产生cache-miss，这时便会从实际的内存单元(如SRAM)中取出相应的数据，并更新到某一条cache-line中并修改相应的cache-line信息；

写数据时，就有点不同了，包括write-through策略和write-back策略，当使用write-though策略时&#x

最低0.47元/天 解锁文章
weixin_39658019
关注
例说STM32F7高速缓存——Cache一致性问题（二）
程序员「阿基米东」的编程之旅
11-03 1万+
2. STM32F7 新特性——高速缓存2.1 STM32F7 的存储系统　　STM32F7 系列微控制器作为高性能微控制器，为我们带来了很多让人眼前一亮的新特性，其中之一就是独立的指令和数据高速缓冲存储器，也就是所谓的 L1-cache，包括 I-Cache 和 D-Cache。Cache 的大小根据不同型号有所差别，有 4Kbytes、8Kbytes 和 16Kbytes 几种容量。 　　实际
stm32F7 _Cache_MPU
01-08
stm32f7系列的MPU、Cache详细介绍，最后并附带例程，很容易理解。
STM32F7 MPU Cache的原理和一致性问题
mftang的博客
04-11 928
本文主要从结构原理以及应用方面对 MPU 和 Cache 进行分析，通过对cache相关知识体系的学习，以Cache 有基本的了解，便于在具体的实际应用中， 使用带有一级 cache 的 MCU 时，避免出现一些不必要的错误。
STM32F7 MPU笔记
Mamba_1024的博客
12-30 2065
MPU(内存保护单元) 1. 前言 在跟项目过程中，使用的F7和H7两个芯片，在用FSMC和FPGA通信时，由于其CACHE的原因，导致数据一直出错，后来通过加入MPU顺利解决此问题。因此，去学习了一下MPU，在此记录下学习的笔记，可能有理解错误的地方，欢迎指出。 参考： STM32F7中文参考手册.pdf STM32F7编程手册.pdf STM32 MPU说明.pdf Cortex M3权威指南...
mpu mmu和cache的理解
raoxu1154492168的博客
03-08 756
mpu mmu和cache的理解 单片机没有mmu,但是有mpu，都是内存管理单元。mmu可以看做是mpu的升级版，最重要的功能就是，实现虚拟内存,并提供内存访问权限 cache 提高访问效率，基本概念 命中：需要读和写的变量在CACHE中，为命中 透写：写进cache的同时，数据写进ram 回写：数据正常读取都是通过cache。写进cache的内容，cpu会在合适的时间，同步进ram，这样永远是一致的。 内存不一致 当一块内存即是dma访问，也受cpu访问。使用回写的方式就可能会出现内存不一致。因为cac
例说STM32F7高速缓存——Cache一致性问题（一）
热门推荐
程序员「阿基米东」的编程之旅
11-01 1万+
例说STM32F7高速缓存——Cache一致性问题（一） 例说STM32F7高速缓存——Cache一致性问题（二） 例说STM32F7高速缓存——Cache一致性问题（三）　　为了说清楚这个问题，我特意翻出了压箱底的那本杜春雷老师的《ARM体系结构与编程》，内容虽然是旧了点，但经典毕竟是经典，每次看都会有新的收获。 　　本来想把标题定为“xxx，看这篇就够了”，但因为功力不够，怕是误人子弟，担
MPU6050_MPU6050stm32f1_MPU6050_姿态识别_
09-30
1. **硬件连接**：首先，需要正确连接MPU6050与STM32F1开发板。通常使用I2C接口，连接SCL和SDA引脚，以及电源和接地线。确保所有连线稳固且符合电路设计规范。 2. **驱动程序编写**：MPU6050的通信协议需要通过编程...
mpu 配置内存空间_【STM32H7教程】第23章 STM32H7的MPU内存保护单元（重要）
weixin_39911916的博客
12-30 790
23.1 初学者重要提示本章节主要是为下一章Cache的讲解做个铺垫，需要初学者把本章节涉及到的基础知识点掌握了。初学MPU时，可能有些知识点无法一下子就搞明白，在后续章节的各种应用后，会有一个较深的认识。这个知识点基本会贯穿整个教程。23.2 MPU简介MPU可以将memory map内存映射区分为多个具有一定访问规则的区域，通过这些规则可以实现如下功能：防止不受信任的应用程序访问受保护的内存区...
MPU6050六轴传感器在STM32上实现代码.rar_mpu6050 stm32_mpu6050 stm32f407_mpu6
09-14
本文将详细介绍如何在STM32F407上实现MPU6050六轴传感器的数据读取和姿态检测。 1. **MPU6050介绍** MPU6050由InvenSense公司生产，集成了三轴陀螺仪（测量角速度）和三轴加速度计（测量线性加速度）。通过I²C或...
STM32 L1Cache一致性探讨笔记
01-11
STM32 L1Cache一致性详细解析笔记，深入理解Cache和DMA的机制，避免采坑
STM32H7的Cache应用
qq_21566881的博客
10-06 772
使用M7内核的MCU，为提升性能，此系列文章记录对STM32H7的MPU和Cache的学习。本文主要写的关于STM32H7上的Cache配置策略及应用下表摘自于安富莱电子论坛图源转载于安富莱电子。
STM32 MPU（内存保护单元）F7、H7
lanzh_syf的博客
04-15 2117
MPU，即内存保护单元，可以设置不同存储区域的存储器访问特性（如只支持特权访问或全访问）和存储器属性（如可缓存、可缓冲、可共享），对存储器（主要是内存和外设）提供保护，从而提高系统可靠性：1，阻止用户应用程序破坏操作系统使用的数据。2，阻止一个任务访问其他任务的数据区，从而隔离任务。3，可以把关键数据区域设置为只读，从根本上解决被破坏的可能。4，检测意外的存储访问，如堆栈溢出，数组越界等。5，将 SRAM 或者 RAM 空间定义为不可执行（用不执行， XN），防止代码注入攻击。
STM32H7---高速缓存Cache(二)
Z小旋
03-23 1万+
上一讲我们说了cache的一些基本原理，这一讲我们来说说H7的cache配置 首先来看下H7的默认内存地址映射范围： 其中，WT 表示 Write-through（透写），WB 表示 Write-back（回写），WA 表示 Write-allocate（写分配），没有明确标注 WA 的就是 RA（读分配）。XN 的意思是 Execute-Never， 其含义为如果相应的地址空间是 XN，是绝不允许执行代码的。 存储器类型为 Normal 的才能使用 cache，并且 TCM 接口是 not cachea
STM32中的ICACHE是什么有什么用？如何使用？
最新发布
小超电子笔记
05-10 1291
icache是一种用于缓存指令的存储器，其目的是提高CPU执行指令的效率。在计算机系统中，icache（指令缓存）是处理器核心内部的一个关键组件，它专门用来存储最近使用过的指令。当CPU需要执行一个指令时，会首先检查i-cache中是否已经缓存了该指令。如果所需的指令已在i-cache中（这种情况称为缓存命中），CPU可以直接从i-cache中快速读取指令，无需等待从主内存中获取，这显著提高了指令的访问速度并提升了程序的执行效率。
STM32H7系列MCU的MPU和Cache功能介绍
weixin_51029119的博客
07-14 2383
Cache 又分数据缓存 D-Cache 和指令缓冲 I-Cache，STM32H7 的数据缓存和指令缓存大小都是 16KB。STM32H7 最高主频是 480MHz，除了 TCM 和 Cache 以 480MHz 工作，其它 AXI SRAM，SRAM1，SRAM2 等都是以 240MHz 工作。数据缓存 D-Cache 就是解决 CPU 加速访问 SRAM。
【正点原子STM32】内存保护单元（MPU）实验（内核地址映射、MPU设置内存区域的访问权限和属性、三种内存类型、Cache缓存、MPU相关寄存器介绍、MPU相关HAL库驱动、MPU基本配置步骤）
咖喱年糕的博客
02-27 4220
当CPU需要执行指令时，首先会在指令缓存中查找，如果找到了相应的指令，则可以直接从缓存中获取，从而加快了指令的执行速度。在计算机系统中，特别是在多处理器系统或多核系统中，当存在多个处理器核心（或处理器）时，可能需要进行不同核心之间的数据同步，以确保数据的一致性和正确性。在配置了MPU的访问权限后，如果程序尝试访问未经授权的区域或者违反了权限配置，将触发错误异常（MemManage），系统会相应地进行处理，通常是通过异常处理机制中的相关异常处理函数进行处理，例如重启系统或者输出错误信息等。
番外篇：STM32H7的Cache和MPU以及内存分配问题
weixin_44584198的博客
07-21 7527
一、Cache 1、介绍 Cache又分数据缓存D-Cache和指令缓冲I-Cache，STM32H7的数据缓存和指令缓存大小都是16KB。STM32H7主频是400MHz，除了TCM和Cache以400MHz工作，其它AXI SRAM，SRAM1，SRAM2等都是以200MHz工作。数据缓存D-Cache就是解决CPU加速访问SRAM。 如果每次CPU要读写SRAM区的数据，都能够在Cache里面进行，自然是最好的，实现了200MHz到400MHz的飞跃，实际是做不到的，因为数据Cache只有16KB大小
STM32H7的Cache和MPU
hitman_cs的博客
03-11 7713
STM32H7的Cache和MPU_qlexcel的专栏-CSDN博客 例说STM32F7高速缓存——Cache一致性问题（一）_人人都懂物联网-CSDN博客 转！！！ 关于cache的原理和使用，看着两篇文章就够了！！
mpu6050_mpu6050stm32f1_mpu6050_姿态识别__mpu6050stm32-网络攻防代码类资源
07-24
mpu6050stm32f1是一款基于STM32F1单片机的mpu6050传感器的应用开发板，可以方便地将mpu6050与stm32f1单片机进行连接和使用。 在网络攻防领域中，使用mpu6050和mpu6050stm32f1可以实现一些有趣的功能。例如，可以...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值