电力电子转战数字IC20220531day15——双端口RAM与异步FIFO

最新推荐文章于 2024-05-06 18:03:20 发布

广工陈奕湘

最新推荐文章于 2024-05-06 18:03:20 发布

阅读量680

点赞数

文章标签： fpga开发

本文链接：https://blog.csdn.net/weixin_39668316/article/details/125073372

版权

本文详细阐述了如何使用512X8的双端口RAM实现FIFO，涵盖了FIFO的工作原理、同步FIFO的同步处理、异步FIFO的格雷码同步策略，并介绍了FIFO深度计算及空满状态检测的方法。通过实例代码展示了如何在异步时钟下创建一个深度为256的FIFO模块。

摘要由CSDN通过智能技术生成

512X8的双端口RAM来实现FIFO

module dualRAM (
read_clk,
write_clk,
read_allow,
write_allow,
read_address,
write_address,
read_data,
write_data,
);

//这里可以定义三个常数：RAM的位宽为8，深度为512，地址位宽为9

input read_clk;
input write_clk;
input read_allow;
input write_allow;
input [8:0] read_address;
input [8:0] write_address;
input [7:0] write_data;
output [7:0] read_data;
reg [7:0] read_data;
reg [7:0] mem[511:0];

always@(posedge write_clk)
begin
if(write_allow)
mem[write_address]<=write_data;
end

always@(posedge read_clk)
begin
if(read_allow)
read_data<=mem[read_address];
end

endmodule