单bit跨时钟域处理的总结

最近在做一个小项目，里面涉及到了一个单bit的高脉冲跨时钟域处理，是从慢时钟域到快时钟域的，这个网上很多资料而且自己也是用过的方法就是：
慢时钟域信号打1拍后快时钟域打两拍，如下：

//慢时钟域打1拍
reg rlow ;
alway@(posedge sclk)
	rlow <= low;
//快时钟域打2到3拍
reg [2:0]	rfast;
always@(posedge fclk)
	rfast <= {rfast[1:0],rlow};
//快时钟域可以使用的信号
always@(posedge fclk)
   if(srst)
   	    fast <= 1'b0;
   else 
   	    fast <= rfast[2];

implement后有时序的报错；要求不要有时序违例；时序报错路径分析后发现，时序违例发生在慢时钟域到快时钟域第一级寄存器，第二级没有报寄，所以可以确定时序违例没有往快时钟域的后面寄存器传导；
慢时钟域的高脉冲宽度肯定大于快时钟域的一个时钟周期，所以快时钟域直接采就好，那快时钟域到慢时钟域呢？
快时钟域到慢时钟域是首先将信号展宽，后面慢时钟域采到确定信号后给一个握手给快时钟域，快时钟拿到握手拉低该展宽的信号完成跨时钟域的传递；逻辑如下：

//拉宽一个独立的信号用于时钟域传递
reg	sig_independent;
reg	[2:0]	slow_ack;
always@(posedge fclk)
	if(fast)//快时钟域检查到了脉冲
	    sig_independent <= 1'b1;//拉高独立信号(拓宽fast脉冲)
	else if(slow_ack[2])//检测到慢时钟域回来的ack信号
	    sig_independent <= 1'b0;//拉低独立信号
//慢时钟域将拓宽信号采集并打拍
reg [2:0] rslow;
always@(posedge sclk)
	rslow <= {rslow[1:0],sig_independent};
//慢时钟域可用信号
reg slow ;
always@(posedge sclk)
	if(srst_n)
		slow <= 1'b0;
	else 
		slow <= rslow[2];
//快时钟域采慢时钟域可用信号并打拍		
always@(posedge fsclk)
	slow_ack <= {slow_ack[1:0],rslow[2]};

打拍的意义：
打拍可以使信号传递过程中从第一个寄存器到第二个寄存器之间留有Tclk的时间信号保持稳定；
亚稳态的产生机理、消除办法 （可以理解为什么打拍）