数字ic设计中的bypass功能

假设有芯片内部有三个模块A，B，C，这三个模块的在芯片内部的数据处理先后顺序是：A>B>C，假设我们要将模块B bypass，A输出的数据还是会输入到模块B，B内部有自己bypass逻辑，这部分逻辑只有在B的bypass功能开启之后才会起作用，bypass一般分为三种：

        1、A输出到数据经过B正常功能处理之后有延迟要求，当B的bypass功能开启之后，经过B之后也要满足这个延迟要求；

        2、A和C是两个不同到时钟域，经过B要进行跨时钟域处理；

        3、B内部的bypass逻辑是直接将输入给到输出。