该博客介绍了如何使用ZYNQ的PS和PL端通过Block Memory进行数据交互。通过配置ZYNQ7 Processing System，设置AXI BRAM Controller和Block Memory Generator IP，将数据写入BRAM并读取，验证了PS和PL间的数据共享。在Vivado和Xilinx SDK中完成硬件设计和软件开发，最终通过串口终端展示了数据读写结果。
本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享，通过zynq PS端的Master GP0端口向BRAM写数据，然后再通过PS端的Mater GP1把数据读出来，将结果打印输出到串口终端显示。
涉及到AXI BRAM Controller 和 Block Memery Generator等IP的使用。
本系列文章尽可能的让每一个实验都相对独立，过程尽可能保证完整性，保证实验的可重现性。 但是用到的模块或者IP的具体作用和用法不保证都重复详细的介绍。
本文所使用的开发板是Miz702 PC 开发环境版本：Vivado 2015.4 Xilinx SDK 2015.4
1.0本章难度系数★★☆☆☆☆☆
1.1 搭建硬件工程
Step1:新建一个名为为Miz701_sys的工程
Step2:选择RTL Project 勾选Do not specify source at this time
Step3:选择xc7z010clg400-1为开发器件。
Step4:单击Finish
1.2使用IP Integrator创建硬件系统
Step1:单击Create Block Design
Step2:输入system
Step3:单击下图中添加
最低0.47元/天 解锁文章
683
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
