RapidIO PCB布线要求

阻抗

  互连线的设计应遵循差动对的标准做法，形成差分对的两个信号应紧密耦合。差分对的间距要大。

Skew

  为了最小化RapidIO通道上的skew，每个单向通道内每个道的总长度应该相等.

  因为RapidIO模型是源同步的，所以总长度并不重要。最好的信号完整性是上图第三种模式Opposed。
  side-by-side需要两个布线层，并且由于层之间的通道而降低了信号的完整性。以保持总长度相等。两层必须有相同的相位。
  最后，直角布线需要弯曲以均衡延迟，弯曲路段在增加辐射的同时降低了信号的完整性。有必要在第二层上放置弯曲的部分。

PCB叠层

  PCB堆叠对RapidIO通道高频操作产生的电磁干扰有显著影响，因此必须从一开始就规划电磁干扰控制。如图所示。

  传统的四层堆叠方式在两个布线层提供相等的相位。但是在外面的层上布线更容易受到辐射。这种堆叠适用于非常短的互连或使用附加屏蔽的应用场景。
  四层堆叠层可以重新排列，通过将电源和地面层置于外部来帮助控制电磁干扰。每个信号层仍然有相同的相位速度，但直角布线可以降低信号的完整性。由于功率和接地面之间的距离更大，功率分配电感大约是原来的三倍，因此使用这种堆叠的应用应该计划使用更多和更高质量的旁路电容。
  六层堆叠是性能最好的堆叠之一。高速信号在S1和S2上的带状线，所以电磁干扰控制的信号质量非常好。S3用于低速信号。S1和S2的相位速度相等，阻抗控制好，隔离性能好。配电电感相当于四层堆叠，因为额外的GND平面弥补了PWR和GND之间额外的(2X)间距。