LPDDR4学习笔记

最新推荐文章于 2024-04-23 13:56:30 发布
最新推荐文章于 2024-04-23 13:56:30 发布
阅读量1.4k 收藏 3
点赞数
分类专栏： LPDDR4 文章标签： 学习 嵌入式硬件 LPDDR4
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42564775/article/details/127637152
版权
本文详细介绍了LPDDR4的上电初始化过程，包括电源爬坡要求和初始化流程，强调了电源管理的重要性。在初始化阶段，Reset_n信号的控制、CKE信号的拉高时机以及ZQ校准、指令总线训练和数据总线训练等步骤是关键。最后，文章提到了推荐的电源配置以确保LPDDR4的稳定工作。
摘要由CSDN通过智能技术生成

LPDDR4学习笔记


LPDDR4的电路设计比较简单，以下过程均在控制器中进行，增加对LPDDR4的理解。
-----------------------持续更新-------------------------

1. 上电初始化

为了确保LPDDR4能够正常工作，需对MR寄存器进行默认配置，如下：
在这里插入图片描述

1.1. 电源爬坡

电源爬坡时间要求：VDD1早于或者同时和VDD2上电；VDD2早于或同时和VDDQ上电。
在这里插入图片描述

1.2. 初始化流程

在这里插入图片描述

  1. 按照爬坡要求进行上电
  2. Tb：上电完成后，Reset_n需保持低电平，DQ/DMI/DQS信号需保持在VSS—VDDQ之间。CKE/CE/CS/CA信号需保持在VSS—VDD1之间
  3. Tb时刻开始，Reset_n需保持至少200us低电平。至少在Reset_n信号释放之前10ns拉低CKE信号
  4. Tc时刻开始，释放Reset_n信号，至少等待2ms后CKE拉高，时钟CK需要在CKE拉
最低0.47元/天 解锁文章
天下无敌小霸王
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【DRAM存储器三十二】LPDDR4介绍--基本架构和特性简介
highman110的博客
07-02 156
简述LPDDR4的基本架构和镁光某型号LPDDR4颗粒的基本特性
LPDDR4 LPDDR4X的上电时序及初始化--中文讲解.pdf
11-29
LPDDR4 LPDDR4X的设计详解1----上电时序及初始化
LPDDR4 -JEDEC-SPEC和笔记
04-01
主要是LPDDR4的JEDEC标准和相关理解的地方都在PDF中做了备注，给有需要的小伙伴们
LPDDR4_Spec.pdf
09-03
从JEDEC官网下载，目前市面是最完整版本。本人从事一线DDR芯片设计，欢迎交流：919726264@qq.com
LPDDR4协议规范之（二）复位和上电初始化
wmzjzwlzs的专栏
04-17 3533
LPDDR4协议规范之（二）复位和上电初始化 导读 1. Voltage Ramp and Device Initialization 1.1精简如下：（太长不看版） 2. Reset Initialization with Stable Power 3. Power-off Sequence 导读 LPDDR4内部的复位分为三种情况，分别是冷...
LPDDR4和LPDDR5的供电和电源分析
02-14
LPDDR4和LPDDR5的供电和电源分析
LPDDR4学习笔记（二）
最新发布
weixin_52371868的博客
04-23 1007
2.Tb时刻开始，RESET_n需要保持为低至少200us至Tc，所有的输出在RESET_n为低期间全部保持高阻态Z，Tc前也就是RESET_n变为非有效值之前至少10ns，CKE需要设为低。这个时序图中，第一次发出BL=32的突发读，由于双沿传输，因此本次突发传输需要16个时钟即可传完，因此控制tCCD=16，使得下一次传输刚好和前一次传输连续，提升传输带宽。3.Tc时刻，复位释放，需要至少等待2ms才可以断言CKE，并且在CKE断言之前CS信号保持为低，CKE断言之前，clk需要稳定至少五个周期。
基于CPU的LPDDR4学习笔记
11-01
基于CPU的LPDDR4学习笔记
LPDDR4说明手册
07-27
Micron 官网上的关于LPDDR4容量的说明手册，由于下载需要注册，特意下载下来共享。
LPDDR4 JESD spec
08-08
This document defines the LPDDR4 standard, including features, functionalities, AC and DC characteristics, packages, and ball/signal assignments. The purpose of this specification is to define the ...
09-jesd209-4_lpddr4
04-13
《LPDDR4技术详解——基于JESD209-4标准》 LPDDR4（Low Power Double Data Rate 4 SDRAM），全称为低功耗双倍数据速率第四代同步动态随机存取内存，是目前广泛应用在移动设备、物联网设备以及部分服务器中的内存...
LPDDR4正向设计
11-06
DDR板级互联可靠性一直是嵌入式系统硬件设计的热门话题，随着产品功能和性能不断丰富及异构处理器架构的出现，系统内存带宽的需求在成倍增加，从最初每秒数十兆比特率的SDRAM颗粒到现在吉比特率的级联DDR4及未来的DDR5、DDR6，数据信号周期逐步缩小至几百甚至几十皮秒。对于数字信号传输通道，几百皮秒的信号周期意味着板级互联通道中的任何变量元素都有可能导致信号传输失败和误码率的出现，如过孔、残桩、芯片焊盘阻抗不连续等，所以针对高速数据传输通道，采用辅助设计工具和规范的设计流程非常重要。
希荻微电子推出LPDDR供电芯片HL7503，适用MT6797平台
03-03
希荻微电子推出LPDDR供电芯片HL7503，适用MT6797平台
DDR 初始化 流程
07-08
DDR 初始化 流程 标准流程 状态机形势
200b_z01m_sdp_ddp_qdp_mobile_lpddr4.pdf
06-11
200ball 美光LPDDR4 规格书，1GB,2GB 4GB容量。VDD1=1.8v VDD2=1.1V VDDQ=1.1V
LPDDR4协议标准
10-24
LPDDR4（Low Power Double Data Rate 4）是JEDEC固态技术协会制定的一种低功耗双倍数据速率内存标准，旨在为移动设备提供高效能、低能耗的内存解决方案。JESD209-4B是该标准的2017年修订版，它在JESD209-4A的基础上...
LPDDR4X与LPDDR4 区别 ＜转＞
热门推荐
jiangchao3392的专栏
05-18 1万+
参考：http://www.icmax.com.cn/news_view.aspx?TypeId=5&Id=498&FId=t2:5:2 现今LPDDR4X与LPDDR4经常同时出现，在购买手机时，二者也容易让人混淆，宏旺半导体ICMAX在这里就简单分析下它们的区别： 电压不同LPDDR4X功耗更低 基于LPDDR4对比LPDDR3在节能省电这一块上效果并不明显，一些存储大厂又推出了LPDDR4X内存，将LPDDR4内存中的Vddq电压从1.1V降至0.6V...
54-LPDDR4芯片学习记录
weixin_44479192的博客
02-28 1120
LPDDR4芯片学习记录
DDR3 DDR4信号组 和原理图设计指南
学海无涯的专栏
01-18 4174
这个格子阵有很多列（Column）和很多行（Row），这样我们想存取某个格子，只需要告知是哪一行哪一列就行了，这也是为什么内存可以随机存取而硬盘等则是按块存取的原因。实际上每个格子的存储宽度是内存颗粒（Chip）的位宽，在这里由8个Chip组成一个Rank，而CPU寻址宽度是64bit,所以64/8=8bit，即每个格子是1个字节。实际上每个格子的存储宽度是内存颗粒（Chip）的位宽，在这里由8个Chip组成一个Rank，而CPU寻址宽度是64bit,所以64/8=8bit，即每个格子是1个字节。
LPDDR4x 学习笔记：DRAM组织结构解析
"本文主要介绍了LPDDR4x SDRAM芯片的组织结构，包括Column、Row、Bank、Chip、Rank和DIMM等层次，以及它们之间的关系。" 在深入理解LPDDR4x SDRAM的组织结构时，首先要了解的是Cell的基本结构和操作。Cell是存储...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值