【数字时序】时钟树延迟偏差——CPPR adjustment

接上一篇文章Innovus的时序报告解读，新版的貌似多了一些信息，比如CPPR Adjustment和Derate。不太清楚这两个是什么概念，搜索之后转载2篇后端工程师的博客如下：

搜到个这个网站好像有很多后端相关的知识点分享一哈：

Common Path & Clock Reconvergence Pessimism Removal - VLSI Pro

VLSI Pro - VLSI Pro

定义：CPPR(CRPR)，Clock Path Pessimism Removal(Clock Reconvergence Pessimism Removal)，中文名“共同路径悲观去除”。它的作用是去除clock common path上的悲观量。

STA在分析setup timing时，clock launch path会选择路径的max delay，clock capture path则会选择路径的min delay。但对于common path，在计算setup的时候，作为launch path使用的是max delay，作为capture path使用的是min delay，这会导致结果过于悲观，所以需要去除这个计算的悲观量。

在这里还要讲一下OCV的概念！后续也会详细介绍相关知识，具体见阅读下一篇文章：https://blog.csdn.net/m0_61003348/article/details/126694087

OCV全称是on chip variation，同一片wafer上，因为片上工艺的误差，导致不同位置的chip性能不一样。同一块chip，不同位置上的同一类cell的性能也会有差异。这些差异直接表现就是timing相关的东西（delay、transition等）。为此我们引入OCV的概念，用来在设计阶段模拟这些片上误差。为此，引入了derate值的概念。

考虑OCV的前提下，setup check时，工具会给launch clock path和data path设置一个late（大于1）的derate值，给capture clock path设置一个early（小于1）的derate值，导致launch和capture common path的delay值有差别

但是同一个RC corner下，不论是计算launch clock path还是capture clock path，一段时间以内common path上的delay一定是相同的，此时需要把这段悲观度去除

innovus命令: set_analysis_mode -cppr {none|both|setup|hold}

CPPR对setup影响分析:

时钟周期为5.49ns，且路径为单周期检查

不考虑OCV影响，此时setup没有时序违例

Setup slack = 1.2+0.86-0.35-1.2-0.8-5.2+5.49 = 0

考虑OCV影响，对launch clock path和data path设1.2的derate，对cell的setup time设1.1的derate，对capture clock path设0.9的derate

Setup slack = 1.2x0.9+0.86x0.9-0.35x1.1-1.2x1.2-0.8x1.2-5.2x1.2+5.49 = -1.681

考虑OCV基础上同时考虑CPPR ，CPPR补偿值 = 1.2x1.2-1.2x0.9 = 0.36

Setup slack = 1.2x0.9+0.86x0.9-0.35x1.1-1.2x1.2-0.8x1.2-5.2x1.2+5.49+0.36 = -1.321

 可以看出，对于setup而言，不考虑CPPR，setup时序会过于悲观

CPPR对hold影响分析:

 不考虑OCV影响，此时hold没有违例

Hold  slack = 0.25+0.6+1.7-0.25-0.75-1.25= 0.3

考虑OCV影响，对launch clock path和data path设0.9的derate，对cell的hold time设1.1的derate，对capture clock path设1.2的derate

Hold slack = 0.25x0.9+0.6x0.9+1.7x0.9-0.25x1.2-0.75x1.2-1.25x1.1 = -0.28

考虑OCV基础上同时考虑CPPR ， CPPR补偿值 = 0.25x1.2-0.25x0.9 = 0.075

Hold slack = 0.25x0.9+0.6x0.9+1.7x0.9-0.25x1.2-0.75x1.2-1.25x01.1+0.075 = -0.205

 对于hold而言，不考虑CPPR，hold时序也会过于悲观

CPPR对SI影响分析 

分析setup时，由于capture和launch clock在不同时钟沿采样，不能保证在同一个timing window，SI对公共路径的影响不一定是相同的，因此SI在common path造成的delay不能通过CPPR抵消

分析hold时，由于capture和launch clock在同一个时钟沿采样，同沿时钟对应的timing window一致，SI对公共路径的影响是相同的，因此SI在common path造成的delay可以通过CPPR补偿来抵消

report_timing和report_crpr的区别

使用report_crpr与report_timing报出来的CRP值是不一样的， report_timing 报出来的CRP值会略小于report_crpr 。 report_crpr更准确，它的计算基于-from和-to路径；report_timing计算需要update timing，重新构建时钟网络，并计算所有的起点终点CRP值，增加了大量计算工作。

report_timing使用timing_crpr_threshold_ps来降低计算量。当CRP的值小于给定的timing_crpr_threshold_ps时，路径不做CRPR补偿，保留一定的悲观度，因此 report_timing报出来的CRP值与report_crpr报出来的CRP值差距不会超过timing_crpr_threshold_ps的值

CPPR对后端设计指导意义

时钟common path应该尽可能长(分叉点尽可能往sink点长)，这样CPPR补偿越大，对setup和hold都有好处 ！
————————————————

                            版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
                        
原文链接：https://blog.csdn.net/m0_61003348/article/details/126667612

越看不懂的东西越多: SI的概念分享链接

数字后端——信号完整性分析_数字后端si-CSDN博客