芯片CDM ESD仿真建模

置顶 VIP文章 已于 2024-02-02 13:40:56 修改
阅读量1k 收藏 20
点赞数 25
分类专栏： ESD 文章标签： 笔记
于 2024-01-31 20:37:03 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42693135/article/details/135961545
版权

目录

HBM ESD防护理论

CDM ESD防护理论

CDM仿真建模

CDM JS002测试标准

补充1：MOS管击穿电压

补充2：MOS管发生击穿的原因

补充3：栅氧化层

HBM ESD防护理论

        通常用于“从外部到内部”HBM ESD保护，理论上不适用于“从内部到外部”CDM ESD保护，常见的基于焊盘的CDM ESD保护设计具有随机性和不确定性。HBM ESD是一种“面向外部”的ESD现象，人体内积聚的静电通过芯片焊盘在触摸芯片时放电到IC芯片中。其标准模型如下，

图片

图 HBM ESD波形

图片

图 HBM模型

        HBM脉冲的关键参数是波形上升时间tr（～10ns）和衰减时间td（～150ns）。HBM ESD保护需要仔细设计ESD关键参数，包括触发电压（Vt1）、触发时间（t1）和放电电阻（RON）。理论上，基于焊盘的ESD保护方法是一种“从外部到内部”的ESD保护方式，其中焊盘处的ESD器件充当焊盘处的“防护装置”。

图片

图 常见HBM防护电路

图片

图片

图片

图片

图 HBM&MM放电测试

最低0.47元/天 解锁文章
计上芯头
关注
  • 25
    点赞
  • 踩
  • 20
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
ESD静电放电最常用的三种模型及其防护设计
学海无涯的专栏
03-12 2888
推荐好文 建议直接看链接 1、静电放电最常用的三种模型及其防护设计 http://www.360doc.com/content/17/0827/14/32066980_682502209.shtml 人体模型HBM、机器模型MM、充电器件模型CDM 2、静电放电（ESD）理论研究及静电放电模型 http://www.elecfans.com/d/674968.html 静电发生器的模型如图1 ...
project.cdm建模
07-21
jpg格式，本土截取自powerdesigner-example-project.cdm
PHP实现微信支付(jsapi支付)流程步骤详解
10-18
主要介绍了PHP实现微信支付(jsapi支付)流程步骤详解,需要的朋友可以参考下
ESD电子枪建模与系统仿真方法概述
一只豌豆象的博客
03-15 1268
ESD电子枪的全尺寸建模对于电子枪内部器件的还原度虽然很高，但是该方法受限于时域算法，需要许多时间步长来稳定静态场，并且需要许多单元才能达到所需的精度，非常耗时，且对于大多数的ESD应用场景来说，并不需要充分考虑其内部的物理过程。这样的技术背景下，ESD电子枪的简化等效建模，虽然不能如全尺寸建模一样可以准确地模拟电子枪放电过程所产生的电磁场效应，但是，对于电流在EUT中的注入和返回过程的模拟精度并不低，并且大幅降低了仿真所需的时间，在经济性和效率之间权衡考虑，是当下最为可行的ESD仿真应用解决方案。
JS-002-2022(CDM).pdf
08-23
最新版ESD CDM测试规范
半导体器件的ESD测试带电器件模型（CDM）及静电敏感度分级
05-05
半导体器件的ESD测试带电器件模型（CDM）及静电敏感度分级
PowerDesigner CDM建模
04-25
Power Designer 数据模型的搭建过程，以及怎样转换为PDM 建立数据库等
可靠性设计之ESD版图设计
weixin_52567455的博客
03-26 5303
在电路中，直接连接到PAD的器件有被"静电放电"冲击的风险。所以工艺厂提供了可以抗ESD冲击的器件，称为ESD器件电路中标注的ESD处理就是指，在版图中要对应的器件进行ESD保护处理，即采用特殊画法，称为ESD画法，使器件具有和ESD器件一样的抗ESD特性。使这个器件可以抗住ESD测试的电压，且正常工作时不影响电路性能常用的ESD保护器件有电阻，二极管，双极性晶体管，Mos管，可控硅等，由于MOS管和cmos工艺兼容性好，因此经常采用MOS管构造保护电路。
ESD模型
qq_41449313的博客
11-18 2795
ESD模型静电放电(ESD)以多种方式发生，具体取决于静电荷积累的位置和方式以及电荷积累的消散方式。然而，存在三种行业标准ESD 模型，它们定义了如何在不同的静电积聚和放电情况下测试半导...
ESD 静电保护原理和设计
weixin_55967441的博客
02-10 9920
静电放电(ESD: Electrostatic Discharge)，应该是造成所有电子元器件或集成电路系统造成过度电应力(EOS: Electrical Over Stress)破坏的主要元凶。 因为静电通常瞬间电压非常高(>几千伏)，所以这种损伤是毁灭性和永久性的，会造成电路直接烧毁。 所以预防静电损伤是所有IC设计和制造的头号难题。 静电，通常全都是人为产生的，如生产、组装、测试、存放、过程中都有可能使得静电累积在人体、搬运、仪器或设备中，甚至元器件本身也会累积静电，当人们在不知情的情况下.
JEDEC JEP157A：2022 推荐的 ESD-CDM 目标水平 - 完整英文电子版（172页）
11-15
完整英文电子版 JEDEC JEP157A：2022 Recommended ESD-CDM Target Levels -（推荐的 ESD-CDM 目标水平）。本文档旨在为半导体公司及其客户的质量组织提供信息，以评估安全 ESD CDM 级别要求并做出决策。
JEP157A - Recommended ESD-CDM Target Levels 2022
05-17
JEP157A - Recommended ESD-CDM Target Levels 2022
MOS管
热门推荐
小菜菜13的博客
10-21 1万+
MOS管参数 1、最大额定参数 VDSS 最大漏-源电压 在栅源短接，漏-源额定电压(VDSS)是指漏-源未发生雪崩击穿前所能施加的最大电压。根据温度的不同，实际雪崩击穿电压可能低于额定VDSS。 VGS 最大栅源电压 VGS额定电压是栅源两极间可以施加的最大电压。设定该额定电压的主要目的是防止电压过高导致的栅氧化层损伤。实际栅氧化层可承受的电压远高于额定电压，但是会随制造工艺的不同而改变，因此保持VGS在额定电压以内可以保证应用的可靠性。 ID - 连续漏电流 ID定义为芯片在最大额定结温TJ(max)
绝对中位差_电源设计中的ESD防护
weixin_31265295的博客
01-06 538
一、人类认识静电放电（ESD）的心路历程顾名思义，静电就是静止不动的电荷。各种物质的原子核对电子的束缚能力不同，因而物质得失电子的本领也不同，这就造成了摩擦起电等各种带电现象。金属的外层电子容易丢失，这些从原子内跑出来的电子叫做“自由电子”，所以金属容易导电。绝缘体内的电子受到原子核的束缚，不容易成为自由电子，所以它不容易导电。但是利用高强度的电力作用、高温等方法可以使一部分电子摆脱原子核的束缚，...
Linux知识点笔记
最新发布
exercise_smile的博客
05-16 738
Linux 主要的发行版(release):Ubuntu(乌班图)、 RedHat(红帽)、 CentOS、 Debain[蝶变]、 Fedora、 SuSE、 OpenSUSE [示意图]在 linux 中的每个用户必须属于一个组， 不能独立于组外。在 linux 中每个文件 有所有者、 所在组、 其它组的概念。ls -l 中显示的内容如下：0-9 位说明：第 0 位确定文件类型(d, - , l , c , b)l 是链接， 相当于 windows 的快捷方式。
XTuner笔记
qq_19859865的博客
05-10 397
方法：在模型的每一层之间添加可训练的小规模的网络，冻结原始网络权重，以此来减少fine-tune所需要的参数量。应用：适用于那些希望在保持预训练模型结构不变的同时，对模型进行特定任务调整的场景。缺点：引入推理延时在LoRA的基础上，添加了NF4的数据压缩（信息理论中最有的正太分布数据量化数据类型），进一步减少了显存和内存的消耗；然后添加一组可学习的LoRA权重，这些权重通过量化权重的反向传播梯度进行调整。块状 k-bit 量化：既压缩了数据，又解决了异常值（我理解为噪声）对数据压缩的影响。
Linux FT260驱动内核学习笔记
pq的博客
05-12 783
系统采用Ubuntu 22，X86 64。
芯片ESD测试具体测试方法
06-13
芯片ESD测试主要有以下几种具体测试方法： 1. 人体模型（HBM）测试：这种测试方法是模拟人体静电放电对芯片的影响。测试时，使用一个标准的HBM发生器，通过一个人体电离器将电荷注入到芯片输入/输出引脚上，检测芯片是否发生击穿或失效。 2. 机器模型（MM）测试：这种测试方法是模拟机器静电放电对芯片的影响。测试时，使用一个标准的MM发生器，将电荷注入到芯片输入/输出引脚上，检测芯片是否发生击穿或失效。 3. 电容放电模型（CDM）测试：这种测试方法是模拟芯片内部电容放电对芯片的影响。测试时，使用一个标准的CDM发生器，将电荷注入到芯片内部电容上，检测芯片是否发生击穿或失效。 4. 其他测试方法：除了上述测试方法，还可以使用振荡放电模型（MMO）测试和快速传输脉冲（FTT）测试等方法对芯片进行ESD测试。 需要注意的是，不同的测试方法适用于不同的芯片类型和应用场景，需要根据实际情况选择合适的测试方法进行ESD测试。同时，在测试过程中需要严格按照测试标准和测试方案进行，以保证测试结果的准确性和可靠性。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值