芯片CDM ESD仿真建模

置顶

计上芯头

已于 2024-02-02 13:40:56 修改

阅读量1.5k

点赞数 26

分类专栏： ESD 文章标签：笔记

于 2024-01-31 20:37:03 首次发布

本文链接：https://blog.csdn.net/weixin_42693135/article/details/135961545

版权

本文详细介绍了CDM ESD防护理论，指出其与HBM ESD的不同，强调了CDM仿真建模的重要性。文章讨论了CDM JS002测试标准，并探讨了MOS管击穿电压、击穿原因及栅氧化层的相关知识，揭示了CDM ESD保护设计的挑战和解决方案。

摘要由CSDN通过智能技术生成

HBM ESD防护理论

通常用于“从外部到内部”HBM ESD保护，理论上不适用于“从内部到外部”CDM ESD保护，常见的基于焊盘的CDM ESD保护设计具有随机性和不确定性。HBM ESD是一种“面向外部”的ESD现象，人体内积聚的静电通过芯片焊盘在触摸芯片时放电到IC芯片中。其标准模型如下，

图 HBM ESD波形

图 HBM模型

HBM脉冲的关键参数是波形上升时间tr（～10ns）和衰减时间td（～150ns）。HBM ESD保护需要仔细设计ESD关键参数，包括触发电压（Vt1）、触发时间（t1）和放电电阻（RON）。理论上，基于焊盘的ESD保护方法是一种“从外部到内部”的ESD保护方式，其中焊盘处的ESD器件充当焊盘处的“防护装置”。

图常见HBM防护电路

图 HBM&MM放电测试

图 HBM ESD如何破坏芯片

CDM ESD防护理论

CDM ESD本质上是一种“内部导向”事件，与“外部导向”HBM事件完全不同。CDM ESD是一种自充电/放电ESD现象，芯片通过各种可能的机制（摩擦电或场感应）充电。感应的静电电荷以随机和分布式的方式存储在芯片内部。当IC接地时，存储在内部的静态电荷将放电到地。

图 CDM测试

图 CDM波形

CDM ESD标准（ANSI/ESDA/JEDEC JS-002-2014）提供了构建场感应CDM（FICDM）ESD测试仪的细节，包括两个步骤：1）通过场感应对IC部件充电；2）通过使用pogo引脚接触被测器件使其接地，使被测器件（DUT）放电。因此，存储在DUT内部的静电荷将放电到地中，这显然是一个“从内部到外部”的过程，不同于“从外部到内部”的HBM ESD事件。CDM和HBM ESD事件在性质上的巨大差异表明，它们的ESD保护方法也应不同。在使用基于FIC