该博客介绍了使用Verilog HDL设计一个同步复位的4位计数器模块。模块包含输入时钟 clk、同步高电平复位 reset 和输出寄存器 q。在时钟上升沿，如果复位有效，则计数器清零；否则，当计数值达到9时回零，否则加1。这个设计适用于数字逻辑和FPGA/CPLD应用。
题目：
module top_module (
input clk,
input reset, // Synchronous active-high reset
output reg [3:0] q);
always@(posedge clk) begin
if(reset)
q <= 0;
else begin
if (q == 9)
q <= 0;
else if (q <= 8)
q <= q + 1;
end
end
endmodule
扫一扫
675
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
