FPGA-逻辑门电路（非门）

一、简介

参考文档：正点原子（达芬奇 Pro 之 FPGA 开发指南）
“非”门的电路实现如下图所示：

“非”门的逻辑符号：

非门的输入输出关系：

二、开发环境

Windows 11 64 位
vivado 2019.2
Xinlinx 黑金 FPGA 开发板（AX7A100t 开发板）

三、硬件设计

无

四、代码

`timescale 1ns / 1ps

module not_gate(
    input [3:0] A, //4 位数据的输入信号 A
    output [3:0] Y //4 位数据的输出信号 Y
    );
    
     assign Y = ~A;
endmodule

`timescale 1ns / 1ns

module tb_not_gate();

reg [3:0] A;

wire [3:0] Y;

initial begin
    A = 4'b0000;
    #100
    A = 4'b1111;
    #100
    A = 4'b1001;
    #100
    A = 4'b0110;
    #100
    A = 4'b0101;
    #100
    A = 4'b1010;
end

not_gate not_gate_inst(
    .A(A), //输入 A
    
    .Y(Y) //输出 Y
);


endmodule

五、Vivado 仿真验证

六、下载验证

无