读书笔记：数字逻辑基础与verilog设计之数字系统设计流程02----------二进制乘法器电路设计

二进制的乘法器是数字电路的一种元件，它可以将两个二进制数相乘，乘法器是由更基本的加法器组成。----------维基百科

一、两个二进制数相乘原理

举例：，实现相乘过程如下：

图1 两个二进制数相乘过程

由图可知，如果b全是1的话，只需要实现a向左移位相加即可；如果b中有0，a也要移位，只是相对应的位加0，如只有，a移位相加时，图中的对应的这一行，其它位仍然保持移位相加的状态。

实现 和相乘

二、ASM

在理解两个二进制数相乘原理之后，接下来就要用流程图来表示两个二进制数相乘的过程，由于数字电路中使用算法状态机进行描述更加容易理解，这里使用算法状态机描述两个二进制数相乘的整个过程，然后根据算法状态机描述电路的数据路径（datapath）。算法状态机如下图所示：

图2 算法状态机

 由图