【嵌入式】Quartus-II实现D触发器

一、实验准备

实验目的

1.在 Quartus-II 中自己用门电路设计一个D触发器，并进行仿真，时序波形验证；
2.在 Quartus-II 中直接调用一个D触发器电路，进行仿真，时序波形验证，与1做比较；

实验环境

Quartus-II 13、Modelsim
参考博客：

• Quartus II 13.1的安装及使用
• Modelsim SE版本的安装及使用方法

参考视频：

• 【正点原子】手把手教你学FPGA系列视频- 基于开拓者/新起点平台

二、什么是D触发器

D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。

D触发器（data flip-flop或delay flip-flop）由4个与非门组成，其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。边沿D触发器可由两个D触发器串联而成，但第一个D触发器的CP需要用非门反向。

1.功能表

D	CLK	Q	QN
0	时钟上升沿	0	1
1	时钟上升沿	1	0
×	0	last Q	last QN
×	1