静态时序分析与约束原理

一般分为输入、输出，输入到输入、寄存器到寄存器。
altera时序分析基本选项有：
发射沿和采样沿（launch / latch edge）
建立时间和保持时间
数据和时钟到达时间
数据要求到达时间
建立和保持时间的余量分析
I/O接口分析
复位进入和撤离（recovery / Removal）
时序模型








T_setupslack = Data required time – data arrival time
= (clock arrival time – Tsu – setup uncertain) –
(launch edge + Tclk1 + Tco + Tdata)
=(latch edge + Tclk2 – Tsu – setup uncertain ) –
(launch edge + Tclk1 + Tco + Tdata)

T_holdslack = Data arrival time – Data required time + Tcycle
= (launch edge + Tclk1 + Tco + Tdata) – (clock arrival time + Th + hold uncertain ) +Tcycle
= (launch edge + Tclk1 + Tco + Tdata) – (latch edge + Tclk2 + Th + hold uncertain )+Tcycle