Xilinx P4使用方法--架构篇

本文主要介绍Xilinx P4的基本架构、接口和仿真测试文件。

1 P4 IP架构

P4 IP的架构如下图所示，主要由解析器(Parser)、匹配-动作引擎(Match-Action Engine)、逆解析器(Deparser)和存储器(FIFO)组成。

• 解析器：从数据包中提取出匹配关键字，原始数据包存入存储器中。
• 匹配-动作引擎：根据关键字匹配规则，获得相应规则执行的动作，查找匹配基于CAM实现。
• 逆解析器：从存储器中取出原始数据，根据规则对数据进行处理后输出。
• 相关接口：
  • AXI4-Lite：下载规则的通道。
  • User Metadata：用户自定义数据通道。
  • Packet AXIS：数据包的传输通道。
  • To/From User Externs： 用户模块与匹配-动作引擎之间通信的通道。
    

2 P4接口说明

P4的接口如下图所示，主要包括上述的几种接口以及相应的时钟和复位信号，具体说明如下。

<

接口	说明
s_axis	数据流输入通道
m_axis	数据流输出通道
s_axi	规则下发通道