Synopsys Low-Power Flow User Guide（翻译）

一、低功耗设计方法

        在电路设计中，功耗变成越来越重要的方面。有许多种不同的方法可以被用来降低功耗。在这一章后面的部分将介绍功耗原理和减低功耗的策略。

        ·功耗增加的挑战

        ·动态和静态功耗

        ·减低功耗的方法

1.功耗增加的挑战

        在之前的IC设计技术中，主要需要关注的参数是时序和面积。EDA工具被用来提高速度和降低面积。功耗是一个不那么重要的参数。CMOS被认为是一个低功耗技术，在当时相对低的时钟频率有相对低的功耗，和可以忽略不计的漏电流。

        然而，在最近几年，设备密度和时钟频率在CMOS设备中有了巨大的提升，因此功耗也随着有了巨大的增加。同时，供电电压和晶体管阈值电压降低，造成漏电流成为一个显著的问题。最终功耗水平到达了不可接受的地步，并且功耗变得和时序、面积一样重要。

        高功耗会在芯片运作的时候导致极高的温度。这意味着需要用昂贵的陶瓷封装技术代替塑料，并且需要昂贵的散热器和冷却系统。笔记本和手持设备会因为太热而不适合触碰。由于电迁移和其他热相关的失效机制，较高的工作温度也会减低电子设备的可靠性。

        高功耗也会降低一些便携式设备的电池寿命，例如笔记本，手机和其他个人电子产品。产品加入了越来越多的功能，功耗也随着增加，并且电池寿命随着降低，这需要在更大和更重的电池和更短产品寿命中权衡。电池技术已经远远落后于功耗所增加的需求。

        功耗的另一方面影响是，驱动数百万台电脑，服务器，以及其他电子设备工作，以及冷却机器和机器工作场所，也导致了电能的巨大消耗。即使在一个微型处理器或者其他大规模使用的设备上，功耗有很小的降低也会为使用者节省巨额的花费，并且对环境也大有裨益。

2.动态和静态功耗介绍

        设计者必须注意到有两种功耗类型，分别是动态功耗和静态功耗。晶体管的开关会导致动态功耗，所以动态功耗取决于时钟频率和开关的频率。静态功耗则取决于在电压提供给设备时，流过晶体管的漏电流，所以静态功耗不依赖时钟频率和晶体管开关频率。

3.动态功耗

        动态功耗是在网络上逻辑转变导致的能量消耗，包括两部分，转换功耗（switching power）和内部功耗（internal power）。转换功耗是在cell输出口的外部负载电容的充电和放电导致的功耗。内部功耗是在逻辑转变时，流过pn结的短路电流导致的功耗。

        Figure 1-1展示了转换功耗的原因。0-1的输出翻转，使得输出端的负载电容经过PMOS充电。1-0的输出翻转，使得输出端的负载电容经过NMOS放电。

         每个晶体管耗费的总能量取决于供电电压和线的等效负载电容大小。同时，因为电流仅在逻辑转变时流动，长期的动态功耗消耗取决于时钟频率和转换的频率。

        内部功耗在输入信号处于中间电压时短时的产生，这时PMOS和NMOS都会导通。这个条件会导致从VSS到地的几乎短路的传导路径，如Figure1-2所示。一个相对较大的电流，被叫做Crowbar（撬棍）电流，在短暂的时间内流过晶体管。较低的阈值电压和更慢的输入电流转换会导致更多的内部功耗。

4.静态（漏电）功耗

        漏电流在早期的CMOS技术中时微不足道的。但是，随着设备的缩小和阈值电压的降低，漏电功耗变得越来越重要，有时候会接近动态功耗的消耗。

        造成漏电功耗的主要原因有三种，分别是反向偏置pn结二极管泄露，亚阈值电流泄露和栅极泄露。这些漏电流在CMOS反相器中的路径由Figure 1-3展示。