【ADC】SAR 型 ADC 和 ΔΣ ADC 的噪声源以及输入信号驱动和电压基准驱动电路

本文学习于TI 高精度实验室课程，简要介绍 SAR 型 ADC 和 ΔΣ ADC 的输入信号驱动和电压基准驱动电路，并介绍 SAR 和 Delta-Sigma 转换器的内在和外在噪声源。

---

---

一、ADC 的外部噪声

内在噪声是固有的，由电路元件本身产生。外在噪声是从其他电路甚至外界拾取的噪声。内在噪声通常具有高斯分布，但外在噪声不具有高斯分布。 首先介绍一下外部噪声。一些可能影响 ADC 系统的常见外部噪声类型包括 50 或 60 Hz 工频干扰、混叠信号、射频噪声和电源噪声。在本文中，重点介绍 SAR 和 Delta-Sigma 转换器之间可能存在的任何差异。

1.1 50/60 Hz 工频干扰

即使对于频率极低的系统，50 和 60 赫兹的噪声也可能是一个问题。一些 Delta-Sigma 转换器具有特殊的低延迟滤波器，专门设计用于抑制 50 和 60 赫兹（详见文章：ΔΣ ADC 中数字滤波器的延迟以及 SAR ADC 与 ΔΣ ADC 的差异对比总结）。这种类型的滤波器具有与 sinc 滤波器类似的响应，但在 50 和 60 赫兹处都包含一个额外的陷波。因此，使用此滤波器的产品无需定制即可在特定区域工作。SAR 转换器中不存在这种操作，因为它们不包含数字滤波器，并且通常未针对直流操作进行优化。

1.2 混叠与抗混叠滤波器

混叠是一种效应，混叠信号与其他非混叠的低频信号往往难以区分。为了防止混叠，必须考虑奈奎斯特准则，该准则规定输入信号频率必须保持在采样频率的 1/2 以下。频率大于采样频率 1/2 的输入信号将产生混叠。下面左侧的图表显示了时域中的混叠。

本例的采样率为 1MHz，因此奈奎斯特频率为 500 KHz。红色显示的输入频率为 900 KHz，这违反了奈奎斯特标准，因此会出现混叠。蓝色信号是 100 KHz 混叠。右侧的图表显示了频域中的混叠示例。900 KHz 的红色输入信号混叠回第一奈奎斯特区。混叠的频率等于采样率减去输入信号频率。再次说明，任何高于 fs 除以 2 的频率都会导致混叠。

下图解释了 Delta-Sigma 转换器的抗混叠要求。从上面开始，不需要的噪声信号可能出现在高于 Delta-Sigma 转换器输出数据速率的频率上。如果这些信号未经过滤，它们将混叠到 ADC 的通带中。Delta-Sigma 转换器的通带宽度可达输出数据速率的 1/2，如下面右上图所示。

Delta Sigma 转换器将配备数字滤波器，有助于最大程度地降低抗混叠要求。如中间坐标图所示。灰色数字滤波器衰减了滤波器阻带中的绿色噪声信号。

然而，数字滤波器也会在调制器频率 fmod 的倍数处发生混叠或反射（类似于镜像作用，以 fmod/2 频率为中心）。如果不需要的噪声拾取接近调制器频率，它将不被过滤并反射到通带中，这就是红噪声信号所发生的情况。这些信号发生在阻带以外的调制器频率附近。因此，它们位于混叠数字滤波器通带内，并将反射到第一个奈奎斯特区。 避免此问题的方法是使用简单的外部 RC 滤波器，此滤波器将具有一阶低通响应，该响应逐渐下降并衰减调制频率附近的高频噪声，以最大限度地减少任何混叠问题，如上图的第三个坐标图所示。

下图展示了 Delta-Sigma 转换器使用的最常见的抗混叠滤波器拓扑。注意，每个输入到地的共模电容比差分电容小 10 倍。这是一种常见的方法，因为由于元件公差导致的共模电容不匹配会将共模信号转换为差分信号。

使用较小的共模电容值可将截止频率设置为高于差模滤波器，这可确保从共模转换为差模的任何信号都将被差模滤波器衰减。 如此看来， Delta-Sigma 抗混叠滤波器非常简单。

下面，为了进行比较，看一下 SAR 转换器的典型抗混叠滤波器。下图展示了一个带有抗混叠滤波器和电荷桶滤波器的典型 SAR 系统。电荷桶滤波器用于吸收来自 SAR 输入级采样和保持电路的瞬态电荷反冲。此滤波器并非设计为抗混叠滤波器。通常，此滤波器的截止频率将设置为 ADC 采样频率的 10 倍或 20 倍。而抗混叠滤波器的截止频率需要小于采样频率的一半才能有效。

在上图中，可以看到电荷桶滤波器截止频率设置为 16 MHz，而采样频率为 1 MHz。抗混叠滤波器是一个有源二阶低通滤波器，截止频率为 10 KHz。此滤波器在奈奎斯特频率（1/2 fs）下的衰减为 60 dB。因此，它可用作有效的抗混叠滤波器。

这里需要强调的一点是，SAR 内部通常没有集成数字滤波器。因此，需要一个在奈奎斯特频率下具有显著衰减的外部有源滤波器来防止混叠。另一方面，Delta-Sigma 转换器始终具有集成数字滤波器。因此，抗混叠要求明显放宽。

1.3 射频（RF）与电磁干扰（EMI）

最后再说一下 ADC 滤波。有些产品会包含集成滤波器。例如，下图左侧的 Delta-Sigma 转换器包含一个 RF 频率滤波器，用于防止电磁干扰 (EMI)。

该滤波器在数百兆赫至千兆赫的频率范围内有效。它最大限度地减少了射频频率对 Delta-Sigma 的 PGA 的影响。即使 PGA 带宽明显低于射频频率，此频率范围内的噪声拾取也会导致放大器偏移量发生较大变化。因此，滤波器有效地最大限度地减少了射频噪声拾取的影响。

上图右侧显示的 SAR 转换器将集成的抗混叠滤波器整合到设计中，因此这类 ADC 无需外部抗混叠滤波器。事实上，该设计整合了内部 PGA、参考和参考缓冲器，因此完整的信号链包含在一个设备中。

---

二、ADC 的内部噪声

下面来看看固有噪声。固有噪声是电路元件本身产生的自然噪声，这种噪声通常呈高斯分布，噪声水平可以通过计算或模拟来预测。

固有噪声的一些分类包括热噪声（Thermal noise）、时钟源抖动（Jitter noise）、电压参考噪声（Voltage reference noise）和量化噪声（Quantization noise）。 由于时钟抖动噪声和其他热噪声源都是高斯噪声，因此它们彼此难以区分，并且可以使用平方和根进行计算。

2.1 时钟抖动噪声（Jitter noise）

在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500ns有一个跳变沿。但不幸的是，这种信号并不存在。如下图所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。这种不确定就是抖动（jitter）。

抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖动（jitter）。根据时钟源的质量，可以最小化这种抖动。昂贵的精密锁相环 (PLL) 可以将抖动限制在非常低的水平。下图展示了时钟抖动如何影响 ADC 精度。

这会产生电压变化，看起来像是白噪声叠加在输入信号上，这里显示为正弦波。因此，时钟抖动会提高 FFT 中的本底噪声。 上图中的公式表明，较高频率的输入信号或较大的时钟抖动会增加此误差。

如下图所示，频率越高的信号越容易受到时钟抖动的影响，因为信号波形的斜率更陡峭。因此，对于固定的抖动量，误差会更大。此外，抖动时间越长，显然也会引入更多误差，因为转换结果有更多时间偏离实际所需的采样点。

上图底部的公式计算了最佳情况下的信噪比，这里仅考虑时钟抖动作为噪声源。注意，过采样具有平均抖动的效果。因此，对于 Delta-Sigma 转换器，时钟抖动导致的最佳情况下的信噪比增加了 10 倍的过采样率（OSR）的对数。但这仅适用于 Delta-Sigma 转换器。上图以频率和抖动函数的形式绘制了信噪比。结果是，信号频率越高，时钟抖动越大，信噪比就越差。 对于较低输入信号频率，抖动可能不是一个重要问题。然而，对于高频设备，抖动可能是性能的根本限制因素。

前文强调了 Delta-Sigma 转换器使用过采样，因此，Delta-Sigma 转换器对抖动问题具有一定的固有免疫力。不过，大多数 SAR 转换器不使用过采样。 因此，上图左侧的图表与 SAR 转换器更相关。

在前文中，我们详细讨论了 Delta-Sigma 转换器的噪声整形和数字滤波器。噪声整形可最大限度地减少目标信号附近的量化噪声，数字滤波器可消除大部分高频噪声。 这些方法可在 Delta-Sigma 转换器上实现出色的低噪声性能，但这不是 SAR 转换器中使用的功能。下图展示了 ADS1252 Delta-Sigma 转换器的噪声规格，该设备使用针对低频或直流输入优化的低延迟滤波器。本例中显示的采样率为每秒 2.5 个样本和每秒 10 个样本。

表格列出了三种不同滤波器类型 FIR、SINC1 和 SINC3 的噪声水平。表格还显示了每个滤波器的相关 -3dB 带宽。这里的要点是，低带宽和高阶滤波器可以最大限度地降低噪声。 此外，上图中最低噪声选项的总综合噪声为 6 nVRMS，这是非常低的噪声，因为转换器和放大器的总噪声可能在 mV 范围内或更高。不过，其带宽只有 0.65 Hz。因此，转换器经过优化，可以测量噪声误差最小的极低频率信号。

下图中，我们将 SAR 转换器与宽带宽 Delta-Sigma 转换器进行比较和对比。将上一个例子与 SAR 进行比较是没有意义的，因为 SAR 的带宽永远不会限制在几 Hz。另外，宽带宽 Delta-Sigma 转换器的规格和应用将与 SAR 更加相似。

首先，**注意 ADS1675 Delta-Sigma 转换器的噪声随数据速率而变化，这是因为相关的数字滤波器也会随数据速率而调整。**对于此示例，数据速率范围从每秒 125 kSPS 到每秒 4000 kSPS。相关噪声范围从 6 uV RMS 到 44 uV RMS。

注意，SAR 采样率可在每秒 0 到 1,000 kSPS 之间调整。但无论采样率如何，其相关噪声都是恒定的 23 uV RMS。这是因为 SAR 没有集成数字滤波器。并且无论采样率如何，输入上的任何噪声都会混叠回奈奎斯特频带。

在上图底部，可以看到信噪比 (SNR) 的对比。由于 Delta-Sigma 转换器的噪声与数据速率成比例，因此其数据速率越高，噪声越大，SNR 越低。相反，对于 SAR，SNR 是恒定的，与数据速率无关。

2.2 量化噪声（Quantization noise）与热噪声（Thermal noise）

一般而言，ADC 噪声是热噪声和量化噪声的组合。 直流输入直方图可以很好地指示出在特定器件中哪种噪声源占主导地位。直方图中的单个列表示器件以量化噪声为主，如下图左侧所示。直方图中的高斯分布表示器件以热噪声为主，如下图右侧所示。

对于低分辨率设备，LSB 大小与任何热噪声相比都相对较大。因此，低分辨率设备往往受量化噪声的影响。 上图左侧显示的示例是 12 位 SAR 转换器。但分辨率低于 16 位的 Delta-Sigma 转换器也将受量化噪声的影响。

对于中等分辨率设备，噪声将是热噪声和量化噪声的混合。 SAR 转换器通常属于这一类。高分辨率设备往往以热噪声为主。对于宽带设备尤其如此，因为噪声不受滤波器限制。 上图显示了一个宽带宽 Delta-Sigma 转换器，可以看到噪声明显遵循高斯分布。因此，该设备以热噪声为主。注意，以非常低的采样率运行的 DC 优化 Delta-Sigma 可能具有非常低的热噪声，因此，直方图将显示类似于中间图的热噪声和量化噪声的组合。

---

三、ADC 的驱动方法考量

下面讨论何时需要放大器来驱动 ADC 的输入并缓冲电压参考输入。本文只做简要概述。

下图顶部的图说明了使用外部放大器缓冲 ADC 输入的情况。放大器通常用于宽带宽 SAR 和 Delta-Sigma 应用，在这些应用中，需要放大器吸收来自 ADC 内部开关电容采样电路的电荷反冲。在输入信号链需要衰减或放大传感器输出以使其与 ADC 输入范围匹配的情况下，也可以使用放大器。最后，放大器可以帮助增加输入阻抗以匹配高阻抗传感器。

下一个要考虑的情况是可编程增益放大器 (PGA) 集成到 ADC 中。在这种情况下，一般不需要外部放大器。集成 PGA 在 Delta-Sigma 转换器中非常常见，但也可以在某些 SAR 转换器中找到。通常，这种内部功能用于较低带宽应用，而宽带宽应用则使用分立的外部放大器。

最后一种情况是数据转换器没有集成 PGA，但传感器直接连接到开关电容输入。SAR 和 Delta-Sigma 转换器都可以使用这种方法。通常，这用于低频应用。

在这种情况下，内部开关电容电路需要通过传感器的源阻抗进行充电和稳定。这三种方法都是有效的方法，将根据系统带宽和传感器规格使用。

下面进一步讨论是否需要使用外部放大器缓冲 ADC 输入的问题，并比较 SAR 和 Delta-Sigma 要求。下图中，我们将宽带宽 Delta-Sigma 转换器与 SAR 转换器进行比较，这两种情况都需要外部放大器来驱动开关电容器输入。通常，此外部放大器的带宽需要远高于采样率才能获得最佳性能。

在上图左侧的示例中，SAR 转换器使用带宽为 150 MHz 的全差分放大器，而采样率仅为1 MHz，因为 SAR 的开关电容器输入的瞬变比 1 MHz 采样率快得多。一些宽带宽 Delta-Sigma 转换器可能使用内部预充电缓冲器，有助于缓解部分电荷反冲。这种配置可能仍需要外部放大器，但带宽要求可以大大降低。

最后讨论参考缓冲器要求。下图显示了驱动外部电压参考的不同方式。对于更高的采样率，通常需要宽带宽缓冲器来驱动 ADC 参考输入引脚上的开关电容电路。 该缓冲器可以集成在参考 IC 中，例如第二幅图中的 RED6050。但是，大多数电压参考不包括集成的宽带宽缓冲器。

对于没有集成缓冲器的参考 IC，可以在 ADC 参考输入旁边使用外部分立放大器，如上图左下角所示。还可以使用带有集成参考缓冲器的 ADC，如底部中间图所示。对于较低的采样率，典型的低带宽电压参考无需缓冲器即可工作。参考输入对于 SAR 和宽带宽 Delta-Sigma 都很重要，可以通过查看 ADC 数据表中的应用部分是否建议为该 ADC 使用宽带宽参考缓冲器。