【ADC】SAR 型 ADC 和 ΔΣ ADC 的噪声源以及输入信号驱动和电压基准驱动电路

本文学习于TI 高精度实验室课程，简要介绍 SAR 型 ADC 和 ΔΣ ADC 的输入信号驱动和电压基准驱动电路，并介绍 SAR 和 Delta-Sigma 转换器的内在和外在噪声源。

---

---

一、ADC 的外部噪声

内在噪声是固有的，由电路元件本身产生。外在噪声是从其他电路甚至外界拾取的噪声。内在噪声通常具有高斯分布，但外在噪声不具有高斯分布。 首先介绍一下外部噪声。一些可能影响 ADC 系统的常见外部噪声类型包括 50 或 60 Hz 工频干扰、混叠信号、射频噪声和电源噪声。在本文中，重点介绍 SAR 和 Delta-Sigma 转换器之间可能存在的任何差异。

1.1 50/60 Hz 工频干扰

即使对于频率极低的系统，50 和 60 赫兹的噪声也可能是一个问题。一些 Delta-Sigma 转换器具有特殊的低延迟滤波器，专门设计用于抑制 50 和 60 赫兹（详见文章：ΔΣ ADC 中数字滤波器的延迟以及 SAR ADC 与 ΔΣ ADC 的差异对比总结）。这种类型的滤波器具有与 sinc 滤波器类似的响应，但在 50 和 60 赫兹处都包含一个额外的陷波。因此，使用此滤波器的产品无需定制即可在特定区域工作。SAR 转换器中不存在这种操作，因为它们不包含数字滤波器，并且通常未针对直流操作进行优化。

1.2 混叠与抗混叠滤波器

混叠是一种效应，混叠信号与其他非混叠的低频信号往往难以区分。为了防止混叠，必须考虑奈奎斯特准则，该准则规定输入信号频率必须保持在采样频率的 1/2 以下。频率大于采样频率 1/2 的输入信号将产生混叠。下面左侧的图表显示了时域中的混叠。

本例的采样率为 1MHz，因此奈奎斯特频率为 500 KHz。红色显示的输入频率为 900 KHz，这违反了奈奎斯特标准，因此会出现混叠。蓝色信号是 100 KHz 混叠。右侧的图表显示了频域中的混叠示例。900 KHz 的红色输入信号混叠回第一奈奎斯特区。混叠的频率等于采样率减去输入信号频率。再次说明，任何高于 fs 除以 2 的频率都会导致混叠。

下图解释了 Delta-Sigma 转换器的抗混叠要求。从上面开始，不需要的噪声信号可能出现在高于 Delta-Sigma 转换器输出数据速率的频率上。如果这些信号未经过滤，它们将混叠到 ADC 的通带中。Delta-Sigma 转换器的通带宽度可达输出数据速率的 1/2，如下面右上图所示。

Delta Sigma 转换器将配备数字滤波器，有助于最大程度地降低抗混叠要求。如中间坐标图所示。灰色数字滤波器衰减了滤波器阻带中的绿色噪声信号。

然而，数字滤波器也会在调制器频率 fmod 的倍数处发生混叠或反射（类似于镜像作用，以 fmod/2 频率为中心）。如果不需要的噪声拾取接近调制器频率，它将不被过滤并反射到通带中，这就是红噪声信号所发生的情况。这些信号发生在阻带以外的调制器频率附