基于vivado2017.4的 pynq-z2 PL端ILA（内嵌逻辑分析仪）的使用

最新推荐文章于 2024-06-13 10:33:01 发布
最新推荐文章于 2024-06-13 10:33:01 发布
阅读量726 收藏 1
点赞数
分类专栏： FPGA学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44441367/article/details/107618550
版权

1、生成ILA IP
在这里插入图片描述
2、首先修改ip名字，其次确定探针数量
在这里插入图片描述
3、修改探针的位宽
在这里插入图片描述
4、生成ila的输出文件，修改cpu核心数
在这里插入图片描述
5、打开ila的层级关系
在这里插入图片描述
6、打开ila.v文件，找到ila模块
在这里插入图片描述
7、对ila进行例化，并保存，同时source窗口会自动更新层级关系（updating）
在这里插入图片描述
8、生成bit文件
在这里插入图片描述
9、成功生成bit文件
在这里插入图片描述
10、下载到开发板
在这里插入图片描述
11、点击运行触发器
在这里插入图片描述
12、点击运行触发器。黄框代表触发器的状态
在这里插入图片描述
13、添加探针
在这里插入图片描述
14、选择触发条件、进制、值
在这里插入图片描述

二艾洛松
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
43_ZYNQ7020开发板Vivado配置ROM并用Vivao自带逻辑分析仪分析
09-10
摘要：FPGA本身是SRAM架构，断电之后，程序就消息，我们利用FPGA内部的RAM资源实现ROM,每次上电把初始化的值先写入RAM。 一、实例化ROM的IP核 通过IP核实例化一个ROM，根据ROM的读时序来读取ROM中存储的数据。
PYNQ ILA vivado在线逻辑分析仪使用
qq_35608277的博客
04-01 1420
Number of probes 2 为设置需要观察信号的组为2组， Sample Data Depth 1024 设置采样的深度，这是需要消耗FPGA的BRAM的BRAM越大可以设置的采样深度就越大，当然编译速度会降低。 Probe Port 探针类似示波器的表笔，只是这里是在FPGA内部 生成 观察fpga cnt 和在sdk axigpio cnt 的速度差别，和axi 逻辑 启动s...
Pynq-Z2多路视频拼接1
最新发布
2301_77484863的博客
06-13 651
特别注意的是IP核配置的那段代码，将IP核当作封装的函数来使用，在软件端给出相应的指令，调用官方的IP核可以搜索相应的IP核的手册来对IP核进行实例化。在参考别的博主的博客的时候，看到这么一句话‘没有做过视频拼接，等于不会fpga’，正好实习的公司也在做相关的项目，于是就和同组的小伙伴开始了基于pynq-z2的多路视频拼接的项目。基于pynq-z2开发，多路视频的HDMI显示功能，该功能由ov5640摄像头采集720*1280的8bit位宽图像数据，该数据复制为多路数据通过HDMI展示在屏幕上。
Vivado中使用逻辑分析仪ILA
坚持
10-15 1万+
FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。在vivado中叫 ILA（Integrated Logic Analyzer），之前在ISE中是叫ChipScope。基本原理就是用fpga内部的门电路去搭建一个逻辑分析仪，综合成一个ILA的core核伸出许多probe去探测信号线。 下面逐步讲解在线debug
PYNQ攻略(上)
xh116996的博客
08-26 1万+
总结一些我在学习pynq这块开发板时学习的知识点。
fpga内嵌逻辑分析仪使用方法
明天你好的博客
09-19 1340
本文基于上文的工程文件，讲述了 fpga 内嵌逻辑分析仪的使用方法，内嵌逻辑分析仪是在 fpga 开发调试过程中一个很重要的一个工具，这个工具可以帮助我们去观察内部的一些信号它的一些变化，然后帮助我们去调试从而找到问题。
VIVADO 2017.4 license 亲测可用
05-20
"VIVADO 2017.4 Hlx edition license"指的是适用于VIVADO 2017.4版本的High-Level Synthesis（HLS）版许可，HLS允许开发者使用高级编程语言（如C、C++或SystemC）来实现硬件逻辑，提高了设计效率和抽象级别。...
Vivado 2017.4 license，支持2017.4及以前版本
11-29
Vivado 2017.4 license，支持2017.4及以前版本。 目前已在2017.4，2017.3，2017.2，2017.1上测试通过，放心下载。
pynq-z2_boardfiles.zip
11-18
标题 "pynq-z2_boardfiles.zip" 涉及的是针对PYNQ-Z2开发板的特定配置文件，这些文件使得用户能够在Vivado工具中正确识别并使用该开发板进行FPGA设计。PYNQ-Z2是Xilinx公司推出的一款基于Zynq-7000 All Programmable...
PYNQ-Z2_board_file_v1.0.zip
05-24
4. 选择"PYNQ-Z2"对应的BSP，Vivado将自动加载所有相关的硬件资源。 一旦BSP导入成功，用户就可以开始设计流程。可以创建自定义的IP核，或者使用PYNQ-Z2预置的硬件加速器，如视频处理单元、数字信号处理器等。同时...
MYIR-ZYNQ7000系列-zturn教程(14)：在PL中使用ILA进行调试
瞎想的博客
05-22 3764
开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要是用ILA观测FPGA输出管脚的波形 链接：https://pan.baidu.com/s/1sVfxSVcdcRS2wgOwJUl5yg 密码：0agy Step1 先新建一个vivado 工程 Step2点击这个Add Sources新建一个fpga工程 在弹出的对话框中选...
PYNQ-Z2-Block RAM扩展存储空间.pdf
03-12
PYNQ-Z2开发板是一款支持PYNQ开源框架的开发平台。PYNQ开源框架可以使嵌入式编程用户在无需设计可编程逻辑电路的情况下充分发挥Xilinx Zynq All Programmable SoC（APSoC）的功能。PYNQ-Z2除支持传统ZYNQ开发方式外，还可支持Python进行APSoC编程，并且代码可直接在PYNQ-Z2上进行开发和调试。可编程逻辑电路以硬件库的形式导入并且可以通过API编程，这种方式基本上与软件库的导入和编程方式相同。 PYNQ-Z2开发板以ZYNQ XC7Z020 FPGA为核心，配备有以太网，HDMI输入/输出，MIC输入，音频输出，Arduino接口，树莓派接口，2个Pmod，用户LED，按钮和开关。兼容树莓派连接器、Arduino屏蔽连接器以及Pmod连接器可以支持多种配件拓展，同时这些接口也可以用作GPIO 。
基于pynq开发板的软硬件设计
qq_33946416的博客
08-16 1881
** 日程安排 ** 第一天：基于PYNQ开发板的SOC软件开发 第二天：基于FPGA的SOC软硬件开发流程(一) 第三天：基于FPGA的SOC软硬件开发流程(二) 第四天：基于高层次综合的硬件设计（一） 第五天：基于高层次综合的硬件设计（二） 第六天：基于HLS的卷积神经网络软硬件映射 第一天：基于PYNQ开发板的SOC软件开发 什么是PYNQ PYNQ is an open-source ...
PYNQ-Z1 RAM IP核使用
Alefssio的博客
08-28 485
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录 前言 一、RAM资源简介 二、RAM IP核的使用 1.RAM IP核的使用步骤 2.读写数据 3.使用ILA检测读取数据是否正确 总结 前言 无论什么样的资源处理器RAM资源都是必不可少的只要我们在程序的运行过程中需要用到计算那么必然会产生数据，必须需要一个存储空间去存储我们计算的数据。RAM是一个非常重要的资源。 提示：以下是本篇文章正文内容，下面案例可供参考 一、RAM IP简介
【ZYNQ-7000开发之九】使用VDMA在PL和PS之间传输视频流数据
RZJMPB的博客
01-14 2万+
VDMA可以把AXI4-Stream 类型的视频流通过S2MM，写入到DDR3中，反之也可以通过MM2S读入到VDMA接口的外设中。通过内嵌FPGA逻辑分析仪进行观察数据。
Vivado下的集成逻辑分析仪ILA 入门
热门推荐
曾立文的博客
11-07 2万+
刚刚开始学习Zynq 7000的时候，看到别人问ILA的问题时，说是集成逻辑分析仪，我觉得这是一个好东西，我一定要学会它。 我是买了黑金的AX7010, 后来换成AC7010，开始学习Zynq 7000的，当然他的平台是Vivado 2015.4 。我一步步按照黑金的教程学习，基本掌握了Zynq 7000的开发过程，但教程只是简单提到了仿真和逻辑分析仪。所以我不断寻找Vivado 下如何仿真以及
PYNQ-Z2上手
huanghu1230的博客
10-28 1361
总的流程： 1.HLS开发 2.VIVADO工程 导入IP核 Block Design 生成bitstream并导出 3.PYNQ上的操作 导入PYNQ python文件编写 在jupyternotebook 中new一个python文件。 在/pynq/xilinx/pynq/overlays/base目录下有base文件，通常我们需要将这个overlay导入到工程中 from pynq.overlay.base import BaseOverlay base = BaseOverlay("base.b
*FPGA* vivado 2017.4 ILA使用例程
yt15751004322的博客
07-27 1108
版权声明：本文为博主原创文章，...
vivado 2020.1添加pynq z2板卡
10-18
在Vivado 2020.1中添加PYNQ-Z2板卡，可以按照以下步骤进行操作： 1. 下载PYNQ-Z2板卡文件夹，将其复制到Vivado\2020.1\data\boards\board_files目录下。 2. 打开Vivado，选择“Create Project”。 3. 在“Create ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值