25-cadence17.4 allegro的瓶颈模式走线

最新推荐文章于 2024-07-24 17:48:57 发布
最新推荐文章于 2024-07-24 17:48:57 发布
阅读量621 收藏 6
点赞数 3
分类专栏： cadence17.4 文章标签： 硬件工程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44479192/article/details/132427406
版权

cadence17.4 allegro的瓶颈模式走线

在某些场景下，BGA封装下密度比较大，走线的线宽可能不一致，当我们只设置另外一种走线线宽时，出现更细的走线会报错，而大多出的走线都是粗一些的，那么可以利用allegro的瓶颈走线模式来走线。
首先打开规则管理器的物理规则设置，设置线宽最小是5mil ，第二线宽时4mil。
在这里插入图片描述
回到PCB设计界面，当走线走到需要缩小线宽的地方时，选择Neck Mode模式走线即可。
在这里插入图片描述
效果图如下
在这里插入图片描述

水果里面有苹果
关注
专栏目录
Cadence SPB17.4 - Allegro - DRC检查的细节
tianpu2320959696的博客
01-13 3179
000
科通集团-Cadence-Allegro-基础培训-合集
03-26
科通集团_Cadence_Allegro_基础培训_合集 科通集团_Cadence_Allegro_基础培训_第一期 PCB Editor 设计环境和设置，PCB 设计前处理 科通集团_Cadence_Allegro_基础培训_第二期 PCB 布局要求，PCB 布局思路，Allegro...
allegro17.4中动态显示走线长度
wtlh1的博客
07-25 1410
allegro17.4中动态显示走线长度
Cadence23学习笔记（十四）
最新发布
zjb6668的博客
07-24 472
看下图，先设置了一个100欧姆阻抗的差分对，之后设置了最小线宽，也就是默认线宽；可以设置一个电源走线规则，min line 即是默认的走线，这样可以在电源走线的时候默认更大一点。
【allegro 17.4软件操作保姆级教程四】布线前准备之叠层和阻抗设计
highman110的博客
11-24 4940
布线前准备之叠层和阻抗设计
【allegro 17.4软件操作保姆级教程九】布线后检查与调整
highman110的博客
12-05 4314
详述allegro布线后的调整与检查操作
cadence SPB17.4 - allegro - DRC - Minimum Line to Shape Angle
谢绝(无视)留言与私信
05-17 1716
前言 铺地铜之前, DRC是没问题的. 铺地铜之后, 出现 DRC错误 Minimum Line to Shape Angle 例子如下: Constraint Name DRC Marker Location Required Value Actual Value Constraint Source Constraint Source Type Element 1 Element 2 Minimum Line to Shape Angle [(989.48 330.10)](xprobe:
Cadence 17.4 画板十分钟快速入门.pdf
01-03
Cadence 17.4结合Orcad和Allegro，提供了一套完整的PCB设计解决方案。对于有一定基础的工程师来说，通过快速入门指南，可以迅速提升设计效率，更好地应对高密度、高性能的电子设计挑战。熟练掌握这两款工具，不仅...
Cadence17.4Capture 初学者小册子
09-19
《Cadence17.4Capture 初学者小册子》是专为刚接触Cadence软件的新手准备的指南，旨在帮助他们迅速掌握Cadence Capture的基本操作和设计流程。Cadence Capture是一款广泛应用于电子设计自动化（EDA）领域的工具，...
Cadence17.4使用问题汇总
05-19
Cadence 17.4是一款广泛使用的电子设计自动化（EDA）工具，主要用于电路设计、布局布线等任务。以下是对标题和描述中提到的一些常见问题的详细解释： 1. **导入网表时的Long Name Size报错**：当网络名称长度超过...
Cadence Allegro 17.4学习记录开始23-PCB Editor 17.4软件PCB布线规则，间距规则的添加
qq_31444421的博客
02-17 5250
Cadence Allegro 17.4学习记录开始23-PCB Editor 17.4软件PCB布线规则，间距规则的添加
Allegro规则设计
m0_72065741的博客
06-06 816
点击规则设计图标进入规则设计页面Line Width——单端线宽Neck——有些地方默认线宽走不出，如BGA之类的封装走线，可以使用Neck Mode（正常走线时右键可以选择）走线，Neck可以设置最小线宽和最大线长。
Cadence（九）17.4规则与间距设置
热门推荐
qq_46757048的博客
07-21 1万+
布线规则、器件间距
Cadence Allegro学习之层叠设置+约束规则管理器+线宽规则设置+线距规则设置
tianpu2320959696的博客
10-11 3721
原文链接：https://blog.csdn.net/fengyuwuzu0519/article/details/65435775。版权声明：本文为CSDN博主「【星星之火】」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
【Allegro 17.4软件操作保姆级教程六】布线操作基础之一
tianpu2320959696的博客
05-15 3557
生成Route keepin操作步骤：edit-Z-copy，find面板勾选shape，在option面板设置参数，选择copy to route keepin，void打勾，表示不填充，如果是复制地铜皮则可以勾选netname，选择contract表示内缩，expand表示外扩，offset填写内缩的距离，一般Route keepin为板框内缩20mil。下面框中是删除网络时的选项，如果勾选clines，则只会删除此网路的线段，如果勾选via，则只会删除此网络上的过孔。3、改变subclass。
目标检测Neck(1)——多尺度问题(FPN)
weixin_51691064的博客
04-20 1271
多尺度融合问题的解决此
Allegro 17.4笔记（3）——PCB布线部分
qq_44742284的博客
07-05 1007
关于叠层与阻抗的详细信息可以看“爱上电路设计”的PCB板-叠层详细介绍，以下是链接。1.我们以一个1.6mm的四层板进行叠层和阻抗的操作。
Cadence 17.4 画板快速入门指南
Cadence 17.4 画板十分钟快速入门 Cadence 17.4 画板十分钟快速入门是适合有一定画板基础的工程师的入门指南。该指南涵盖了从安装 Cadence 17.4 到设计 PCB 的整个过程。下面是该指南的详细知识点总结： 一、安装...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值