HDLBitself Always case2

最新推荐文章于 2024-09-14 22:33:48 发布

老铁不虚焊

最新推荐文章于 2024-09-14 22:33:48 发布

阅读量211

点赞数 1

文章标签： fpga开发学习

本文链接：https://blog.csdn.net/weixin_44565946/article/details/141757146

版权

在这里插入图片描述

module top_module (
    input [3:0] in,
    output reg [1:0] pos
);
    always @(*) begin
        casez (in)  // 使用casez来忽略无关位的值
            4'b???1: pos = 2'b00;  // in[0] = 1时，优先输出2'b00
            4'b??10: pos = 2'b01;  // in[1] = 1时，输出2'b01
            4'b?100: pos = 2'b10;  // in[2] = 1时，输出2'b10
            4'b1000: pos = 2'b11;  // in[3] = 1时，输出2'b11
            default: pos = 2'b00;  // 所有位都为0时，输出2'b00
        endcase
    end
endmodule
在这里插入代码片

突然忘记了可以用?来表示不关心的状态。突然傻了，纪念下~~~~~~