ZYNQ7000 （三）：PL部分创建一个流水灯

视频三：PL部分创建一个流水灯

PL部分就是Programmable Logic
的缩写，就是可编程逻辑部分。这里就是将ZYNQ7当做一个单纯的FPGA来使用。之用VIVADO开发环境，因为不牵扯处理器的软件开发，所以不使用SDK环境。写好VERILOG代码，对应好引脚对应文件就可以。

1.创建工程：

新建项目（Create a new project）→项目名与路径不要有中文名

→RTL Project →选择默认语言

→选择芯片：（可以选择开发板，选择后系列信息就不用选，但通常我们应该一个一个的写）

基本FPGA项目一般包含两部分：逻辑原代码：Design Sources；

约束文件：Consreaints文件目录里边（原代码信号名与芯片的管脚对应关系）

2.增加sources：

→点中Design Source→右键→Add sources→Add or create design sources

→Create File（或者如果有文件是选择：Add
Files）→IO创建中可以创建IO口但没有必要，程序中会写明IO口

→OK→Finish

→进入Design Sources文件夹，会多一个刚增加的文件\PL_LED_TEST。

→写入VerilogHDL程序代码（本练习是在里面拷贝一个led显示程序，程序如下：

module PL_LED_TEST(clk, rst, LED );

input clk, input rst;

output reg [7:0]LED

reg [31:0] cntr ;

always @ (posedge clk)if ( rst ) cntr<=0;else cntr <=cntr+1 ;

always @ (posedge clk)LED <= cntr[24:17] ;

endmodule

3.加约束文件

→点中constrs_1→右键→Add Files→Add or create constraints

→Create File（或者如果有文件是选择：Add Files）

→输入文件名：PL_PINS_SET→OK

→进入constrs_1文件夹，会多一个刚增加的文件\PL_PINS_TEST。

→写入约束程序代码（本练习是在里面拷贝一个led显示程序，程序如下：

set_property PACKAGE_PIN Y9 [get_ports {clk}]

set_property IOSTANDARD LVCMOS33 [get_ports {clk}]//
clk引脚电平标准为3.3伏（bank的电平标准）

set_property PACKAGE_PIN N15 [get_ports {rst}]

set_property IOSTANDARD LVCMOS18 [get_ports {rst}] //电平标准为1.8伏

set_property PACKAGE_PIN T22 [get_ports {LED[0]}]

set_property IOSTANDARD LVCMOS33 [get_ports {LED[0]}]

set_property PACKAGE_PIN T21 [get_ports {LED[1]}]

set_property IOSTANDARD LVCMOS33 [get_ports {LED[1]}]

set_property PACKAGE_PIN U22 [get_ports {LED[2]}]

set_property IOSTANDARD LVCMOS33 [get_ports {LED[2]}]

set_property PACKAGE_PIN U21 [get_ports {LED[3]}]

set_property IOSTANDARD LVCMOS33 [get_ports {LED[3]}]

set_property PACKAGE_PIN V22 [get_ports {LED[4]}]

set_property IOSTANDARD LVCMOS33 [get_ports {LED[4]}]

set_property IOSTANDARD LVCMOS33 [get_ports {LED[5]}]

set_property PACKAGE_PIN W22 [get_ports {LED[5]}]

set_property PACKAGE_PIN U19 [get_ports {LED[6]}]

set_property IOSTANDARD LVCMOS33 [get_ports {LED[6]}]

set_property IOSTANDARD LVCMOS33 [get_ports {LED[7]}]

set_property PACKAGE_PIN U14 [get_ports {LED[7]}]

程序说明：第一部分是信号名对应管脚号；第二部分是此管脚号对应的电压值
具体情况参照硬件资源

→保存所有文件：Save All Files

4.生成（bitstream）比特留文件下载到板子上

→直接点击（左下角）：Generate Bitstream（需要一些时间）

完了过后，显示如下：

→选中：Open Hardware Manager（一般用Open Hardware Manager下载,
也可以使用ise里面的impact下载）

→OK

5.建立连接

5.1建立一个hard ware manager

选择：local server(注意开发板上电)

进入界面

完成后进入原始界面：

6.关联bit文件，进行下载

→选中芯片cx7z020_1→右键→Program Device，进入下面界面：

→上图中Bitstram file 后边更改指定路径，找到本工程的Bitstram file

→点击Program 进行文件下载

→开发板上能够看到流水灯闪烁
ogram Device，进入下面界面：

[外链图片转存中…(img-TIlCT6Lj-1619533050601)]

→上图中Bitstram file 后边更改指定路径，找到本工程的Bitstram file

→点击Program 进行文件下载

→开发板上能够看到流水灯闪烁