在线Verilog编程学习
一、门电路学习
1.非门
问题描述:
https://hdlbits.01xz.net/wiki/Notgate
解决代码:
module top_module( input in, output out );
assign out=~in;
endmodule
结果展示:
2.与门
问题描述:
https://hdlbits.01xz.net/wiki/Andgate
解决代码:
module top_module(
input a,
input b,
output out );
assign out=a&b;
endmodule
结果展示:
或非门
问题描述:
https://hdlbits.01xz.net/wiki/Norgate
解决代码:
module top_module(
input a,
input b,
output out );
assign out=~(a|b);
endmodule
结果展示: