weixin_45223454的博客

五，关于格点的怎么设置这里就不做详细讲解了，我们接着讲解建part的步骤：大家在画这个矩形框的时候其实是有一个小技巧的，例如我们的MPQ2178芯片总的是8个管脚，我们需要建的是两侧都要PIN排列的，那么每侧都有4个管脚排列，我们就可以画一个Y侧面有6排的的矩形框，X方向的设置可以小于等于6都可以。小编我刚刚到公司，就收到美国分部同事JACK发的邮件，说是让我帮忙建几个新建物料的SYMBOL的原理图的封装库，我是真的会谢他，啥都找我去干，还好我之前利用周末的时候提前学了一下，不然我也不会搞这个了。

5，关于这个max parallel平行走线的最大长度）这个设置中数值是什么意思，我再这边给大家说下，例如上面的网络就是设置了max parallel=(100mil:25mil；正当我感慨度娘也不是啥都可以查到的时候，我突然想起来之前的乌克兰仿真同事的一句话，你要是对软件中哪个命令不熟悉就打开这个软件的Help命令，这个上面会有详细的解释的，我灵机一动果然按照这个想法成功地找到了这个在allegro中把高速线上平行走线的长度规则设置的解释和操作了，接下来小编我就给大家分享一下这个操作命令了。

3，上面我已经简单叙述了常规的两种拼版方式，其中V-CUT是不适用 做半孔板的，原因是半孔板（金属化孔在板边时）它不能用V-CUT，V-CUT作业时会把孔铜拉扯掉，后续分板时，由于V-CUT工艺的PCB还有约0.4mm的残余板厚，分板会对孔铜造成严重损坏，这些孔只能用铣槽方式，在沉铜之前就把槽先加工出来。我的板子板厚是0.8MM，之前部分单板几乎整个板边都是半孔，而且铣孔区域距离半孔也是很近的，造成留筋的长度根本不到1MM，使得拼版的强度非常弱，很容易断裂的。2，和留筋的长度，当然也要留意单板的板厚。

17.2版本自带功能把线段变成shape属性，不需要SKILL也可以完成这个操作的。有时候我们在做PCB设计的时候需要把线段变成铜皮的属性，有SKILL的话就很简单了，但是有时候去客户那边现场出差没有公司的skill这个辅助插件了，你怎是么去实现这个操作呢？6，最后记得把模式切换成常规的设计模式即可，这样即使不用skill插件也可以完成把线段变成shape属性了。5，然后用鼠标去框选线宽，右键done，这个线段就变成shape属性了，把之前的走线删除即可，好了以上就是本期的所有内容了，我们下期文章再见。

要是这组BUS线的信号数量不是很多我们是可以通过手动创建PIN_PAIR的，但是你的BUS线的信号数量很多，或者是相同的BUS线都需要手动PIN_PAIR或者是等长规则的。众所周知的一件事情就是Allegro17.2在设置等长规则的时候就不能像16.6那样方便了，16.6版本是创建pin_pair可以用快捷键来做的，但是17.2版本就没有这个功能了。然后在你之前建好的BUS组，整组附上你之前建好的模型，等长规则的MATCH GROUP就会自动出现在上面的规则里了。然后点击创建ECS。

由于ART08层走线的参考平面是GND07和GND09这两个层，通过板厂那边提供的层叠，我们找到了其对应的ER值，我们去找到这两个参考面的平均ER值就好，然后把这个ER平均值带入上面的公式中：v=12/√ER平均，最后得出的值为5.5MIL/PS来计算的。那我们主板上的MIPI线绕线完成的长度应该是多少呢，其实就是之前的绕完差分对N和P的的误差后的MIPI线长度加上上图中需要绕线的长度，总的就是我们主板上实际绕线完成后的长度了。1，首先拿到对插器件上的MIPI走线的长度，数据如下图所示。

当小编我辛辛苦苦加班加点的把手上的板子做到投板评审状态的时候，坐在我旁边的日本同事龟田小郎君说让我把板子上的丝印也要调一下，我当时就急了，这么大的板子，将近1W多PIN 了都，光调丝印都要老半天啊，而且这个板子明天一早就要出图的啊，我还要预留出图准备检查的时间呢。我们还是接着说板子上丝印问题吧，我们这边一般都是不调丝印的，只留一些芯片的1脚标志，极性电容和二极管等特殊的需要加上标志外，器件的位号是可以不用加上的，当然了有人会说你的板子丝印都没有那些测试的同事怎么通过板子快速地找到对应的器件呢？

这次小编我主要给大家分享的是一个allegro设计中一个往往被大家忽略的点，就是在绕线等长的时候忘记了打开过孔的Z_axis这个选项，就直接绕BUS线等长了，看了自己设计的规则管理器中的Match Group的信号线都显示绿色了（PASS），就认为自己的设计就是OK的了。我们看下这个不勾选了，我们刚刚的那个板子上的EMMC-DRTA5的长度会有什么变化吧。还有一点需要注意的就是我们在勾选这Z_AXIS dalay这个设置的时候一定首先是保证你的单板的层叠参数设置是正确的，不是随意写的，这点很重要的。