奇偶分频器（简介和Verilog实现）

已于 2023-09-26 10:23:20 修改
阅读量1.3k 收藏 13
点赞数 2
分类专栏： 数字IC _Verilog 文章标签： fpga开发
于 2023-08-08 15:20:22 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45230720/article/details/132153056
版权

偶数分频

级联触发器实现2^n偶数分频

采用触发器加反相器，可以构成简单的2分频电路，以这个基本单元进行级联就可以实现4 ，8 ，16 ，2^n 分频

Verilog实现

module even_fre_div1(               //偶数分频级联
    input clk ,
    input rst_n ,
    output wire clk_div2 ,
    output wire clk_div4 ,
    output wire clk_div8 ,
);
reg clk_div2_t ;
reg clk_div4_t ;
reg clk_div8_t ;


//div2
always @(posedge clk or negedge rst_n) begin
    if(!rst_n)
    clk_div2_t <= 1'b0;
    else 
    clk_div2_t <= ~clk_div2_t ;  
end

//
always @(posedge clk or negedge rst_n) begin
    if(!rst_n)
    clk_div4_t <= 1'b0;
    else 
    clk_div4_t <= ~clk_div4_t;
end

//
always @(posedge clk or negedge rst_n) begin
    if(!rst_n)
    clk_div8_t <= 1'b0;
    else 
    clk_div8_t <= ~clk_div8_t ;   
end

//
assign clk_div2 = clk_div2_t ;
assign clk_div4 = clk_div4_t ;
assign clk_div8 = clk_div8_t ;



endmodule

 计数器实现2n偶数分频

module even_fre_div2 #(
    parameter div_2n = 12 
)(
    input clk ,
    input rst_n ,
    output clk_div2n 
);

reg [3:0] cnt ;
reg clk_div2n_t ;

//cnt 
always @(posedge clk ,negedge rst_n) begin
    if(!rst_n)
        cnt<= 1'b0;
    else if(cnt==div_2n/2 - 1)begin
        cnt <= 1'b0;
    end 
    else 
    cnt <= cnt+1'b1 ;  
end

//out_clk 
always @(posedge clk ,negedge rst_n) begin
    if(!rst_n)
    clk_div2n_t <= 1'b0;
    else if(cnt==div_2n/2 - 1)
    clk_div2n_t <= ~clk_div2n_t;
    else 
    clk_div2n_t <= clk_div2n_t ;

end
assign clk_div2n = clk_div2n_t ;

endmodule

 奇数分频

相较于偶数分频，奇数分频知识点稍微多一些，有占空比50%和非50% ，占空比50%又是最长考的知识点，有相与，相或，相异或三种

奇数分频还涉及到双边计数器

奇数分频，占空比50% 

OR操作，2N+1奇数分频

 单计数器实现，只在上升沿计数，在上升沿和下降沿采用输出高低电平

module odd_fre_or_div1 #(
    parameter DIV_CLK     = 9
)(
    input clk ,
    input rst_n ,
    output wire clk_div_odd 
);

reg [3:0] cnt ;
reg clkp_odd_r ;
reg clkn_odd_r ;

//cnt 
always @(posedge clk ,negedge rst_n) begin
    if(!rst_n)
        cnt <= 1'b0;
    else if(cnt==DIV_CLK - 1)
    begin 
        cnt <= 1'b0 ;
    end 
    else 
        cnt <= cnt +1'b1 ;
end

//posedge clk_div 

always @( posedge clk ,negedge rst_n) begin
    if(!rst_n)
    clkp_odd_r <= 1'b0;
    else if(cnt== (DIV_CLK>>1) - 1)
    clkp_odd_r <= 1'b0;
    else if(cnt==DIV_CLK -1)
    clkp_odd_r <= 1'b1;
    else 
    clkp_odd_r <= clkp_odd_r ;

    
end

//negedge clk_div
always @( posedge clk ,negedge rst_n) begin
    if(!rst_n)
    clkn_odd_r <= 1'b0;
    else if(cnt== (DIV_CLK>>1) - 1)
    clkn_odd_r <= 1'b0;
    else if(cnt==DIV_CLK -1)
    clkn_odd_r <= 1'b1;
    else 
    clkn_odd_r <= clkn_odd_r ;

    
end

//or 

assign clk_div_odd = clkp_odd_r | clkn_odd_r ;

endmodule

双计数器实现

在上升沿和下降沿计数，在上升沿和下降沿采用输出高低电平

module odd_fre_or_div2 #(
    parameter DIV_CLK     = 9
)(
    input clk ,
    input rst_n ,
    output wire clk_div_odd 
);

reg [3:0] cnt_n ;
reg [3:0] cnt_p ;


reg clkp_odd_r ;
reg clkn_odd_r ;

//pos cnt 
always @(posedge clk ,negedge rst_n) begin
    if(!rst_n)
        cnt_p <= 1'b0;
    else if(cnt_p==DIV_CLK - 1)
    begin 
        cnt_p <= 1'b0 ;
    end 
    else 
        cnt_p <= cnt_p +1'b1 ;
end
//neg cnt 
always @(posedge clk ,negedge rst_n) begin
    if(!rst_n)
        cnt_n <= 1'b0;
    else if(cnt_n == DIV_CLK - 1)
    begin 
        cnt_n <= 1'b0 ;
    end 
    else 
        cnt_n <= cnt_n +1'b1 ;
end

//posedge clk_div 

always @( posedge clk ,negedge rst_n) begin
    if(!rst_n)
    clkp_odd_r <= 1'b0;
    else if(cnt_p == (DIV_CLK>>1) - 1)
    clkp_odd_r <= 1'b0;
    else if(cnt_p == DIV_CLK -1)
    clkp_odd_r <= 1'b1;
    else 
    clkp_odd_r <= clkp_odd_r ;

    
end

//negedge clk_div
always @( posedge clk ,negedge rst_n) begin
    if(!rst_n)
    clkn_odd_r <= 1'b0;
    else if(cnt_n == (DIV_CLK>>1) - 1)
    clkn_odd_r <= 1'b0;
    else if(cnt_n == DIV_CLK -1)
    clkn_odd_r <= 1'b1;
    else 
    clkn_odd_r <= clkn_odd_r ;

    
end

//or 

assign clk_div_odd = clkp_odd_r | clkn_odd_r ;

endmodule

AND操作 2N+1计数分频

 单计数器实现

只在上升沿计数，在上升沿和下降沿采用输出高低电平

module odd_fre_or_div3 #(
    parameter DIV_CLK     = 9
)(
    input clk ,
    input rst_n ,
    output wire clk_div_odd 
);

reg [3:0] cnt_p ;


reg clkp_odd_r ;
reg clkn_odd_r ;

//pos cnt 
always @(posedge clk ,negedge rst_n) begin
    if(!rst_n)
        cnt_p <= 1'b0;
    else if(cnt_p==DIV_CLK - 1)
    begin 
        cnt_p <= 1'b0 ;
    end 
    else 
        cnt_p <= cnt_p +1'b1 ;
end

//posedge clk_div 

always @( posedge clk ,negedge rst_n) begin
    if(!rst_n)
    clkp_odd_r <= 1'b0;
    else if(cnt_p == (DIV_CLK>>1) )
    clkp_odd_r <= 1'b0;
    else if(cnt_p == DIV_CLK -1)
    clkp_odd_r <= 1'b1;
    else 
    clkp_odd_r <= clkp_odd_r ;

    
end

//negedge clk_div
always @( posedge clk ,negedge rst_n) begin
    if(!rst_n)
    clkn_odd_r <= 1'b0;
    else if(cnt_p == (DIV_CLK>>1) )
    clkn_odd_r <= 1'b0;
    else if(cnt_p == DIV_CLK -1)
    clkn_odd_r <= 1'b1;
    else 
    clkn_odd_r <= clkn_odd_r ;

    
end

//and 

assign clk_div_odd = clkp_odd_r && clkn_odd_r ;

endmodule

双计数器实现

module odd_fre_or_div4 #(
    parameter DIV_CLK     = 9
)(
    input clk ,
    input rst_n ,
    output wire clk_div_odd 
);

reg [3:0] cnt_n ;
reg [3:0] cnt_p ;


reg clkp_odd_r ;
reg clkn_odd_r ;

//pos cnt 
always @(posedge clk ,negedge rst_n) begin
    if(!rst_n)
        cnt_p <= 1'b0;
    else if(cnt_p==DIV_CLK - 1)
    begin 
        cnt_p <= 1'b0 ;
    end 
    else 
        cnt_p <= cnt_p +1'b1 ;
end
//neg cnt 
always @(posedge clk ,negedge rst_n) begin
    if(!rst_n)
        cnt_n <= 1'b0;
    else if(cnt_n == DIV_CLK - 1)
    begin 
        cnt_n <= 1'b0 ;
    end 
    else 
        cnt_n <= cnt_n +1'b1 ;
end

//posedge clk_div 

always @( posedge clk ,negedge rst_n) begin
    if(!rst_n)
    clkp_odd_r <= 1'b0;
    else if(cnt_p == (DIV_CLK>>1) )
    clkp_odd_r <= 1'b0;
    else if(cnt_p == DIV_CLK -1)
    clkp_odd_r <= 1'b1;
    else 
    clkp_odd_r <= clkp_odd_r ;

    
end

//negedge clk_div
always @( posedge clk ,negedge rst_n) begin
    if(!rst_n)
    clkn_odd_r <= 1'b0;
    else if(cnt_n == (DIV_CLK>>1) )
    clkn_odd_r <= 1'b0;
    else if(cnt_n == DIV_CLK -1)
    clkn_odd_r <= 1'b1;
    else 
    clkn_odd_r <= clkn_odd_r ;

    
end

//and  

assign clk_div_odd = clkp_odd_r && clkn_odd_r ;

endmodule

XOP操作，2N+1奇数分频

module odd_fre_xor_div #(
    parameter DIV_CLK     = 9
)(
    input clk ,
    input rst_n ,
    output wire clk_div_odd 
);

reg [3:0] cnt ;
reg clkp_odd_r ;
reg clkn_odd_r ;

//cnt 
always @(posedge clk ,negedge rst_n) begin
    if(!rst_n)
        cnt <= 1'b0;
    else if(cnt==DIV_CLK - 1)
    begin 
        cnt <= 1'b0 ;
    end 
    else 
        cnt <= cnt +1'b1 ;
end

//posedge clk_div 

always @( posedge clk ,negedge rst_n) begin
    if(!rst_n)
    clkp_odd_r <= 1'b0;
    else if(cnt== (DIV_CLK-1)
    clkp_odd_r <= ~clkp_odd_r;
   
    else 
    clkp_odd_r <= clkp_odd_r ;

    
end

//negedge clk_div
always @( posedge clk ,negedge rst_n) begin
    if(!rst_n)
    clkn_odd_r <= 1'b0;
    else if(cnt== (DIV_CLK >>1)
    clkn_odd_r <= ~clkn_odd_r;
    else 
    clkn_odd_r <= clkn_odd_r ;

    
end

//xor 

assign clk_div_odd = clkp_odd_r ^ clkn_odd_r ;

endmodule

奇数分频，占空比非50%

 画出本题目的时序图，如图，可以发现，假如Clock是输入的时钟信号，Clock2是输出的50%占空比的三分频信号，那么对于计数器，Clock2实现的操作是：当采样边沿每次遇到count=0的时候进行翻转，每次遇到1的时候再次完成翻转，根据此，加上复位信号，我们即可完成RTL代码。

非50%占空比的三分频电路
module f3(clk, rst_n,clk2);

input clk;
input rst_n;
output clk2;

reg       clk2_r;
assign    clk2 = clk2_r;

reg [2:0] count;
parameter N = 3;


always@(posedge clk or negedge rst_n)
begin
if(!rst_n || count == N-1)
count <= 3'd0;
else
count <= count +1'd1;
end

always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
clk2_r <= 3'd0;
else if (count == 3'd0 || count == 3'd1)
clk2_r <= !clk2_r;
else
clk2_r <= clk2_r;
end
endmodule

 这里只需要修改N的值，即可改变分频，如N=5，同时改变count的位宽，即可实现五分频，以此类推，即可实现不要求占空比的任意分频电路

小数分频

小数分频不能精确到控制占空比，也没办法控制到精确的小数分频，而是平均频率的小数倍，小数分频涉及到奇数分频，偶数分频以及平均分布的方法

 

关键点：

完成奇偶分频，确定好分频的次数

确定分频次数后，要合理安排分频的顺序，确保平均

 Verilog实现

// -----------------------------------------------------------------------------
// Copyright (c) 2014-2022 All rights reserved
// -----------------------------------------------------------------------------
// Author : HFUT904  1320343336@qq.com
// File   : fre_fractional-n.v
// Create : 2022-11-08 14:45:45
// Revise : 2022-11-08 14:45:45
// Editor : HFUT Integrated Circuit Design & Research Center
// Verdion: v1.0
// Description: 小数分频  8.4倍小数
// -----------------------------------------------------------------------------

module fre_fractional-n (	
  #(
   parameter            SOURCE_NUM = 84 , 		//Sorce clocks
   parameter            DEST_NUM   = 10  		//div nums 	 		8.4 
   )
   (
    input               rstn 			,	//Asynchronous reset active low
    input               clk 			,	//Source Clock
    output              clk_frac 			//fractional frequency division
    );

   parameter            SOURCE_DIV = SOURCE_NUM/DEST_NUM ; 				//8-divisor
   parameter            DEST_DIV   = SOURCE_DIV + 1; 					//9-divisor
   parameter            DIFF_ACC   = SOURCE_NUM - SOURCE_DIV*DEST_NUM ;


   //reg
   reg [3:0]            cnt_end_r 	;
   reg [3:0]            main_cnt 	;
   reg                  clk_frac_r 	;
   wire         		diff_cnt_en	;
   //difference counter
   reg [4:0]            diff_cnt_r 	;
   wire [4:0]           diff_cnt 	;

   //main_cnt
   always @(posedge clk or negedge rstn) begin
      if (!rstn) begin
         main_cnt    <= 'b0 ;
         clk_frac_r  <= 1'b0 ;
      end
      else if (main_cnt == cnt_end_r) begin
         main_cnt    <= 'b0 ;
         clk_frac_r  <= 1'b1 ;
      end
      else begin
         main_cnt    <= main_cnt + 1'b1 ;
         clk_frac_r  <= 1'b0 ;
      end
   end

   //diff_cnt
   always @(posedge clk or negedge rstn) begin
      if (!rstn) begin
         diff_cnt_r <= 0 ;
      end
      else if (diff_cnt_en) begin
         diff_cnt_r <= diff_cnt ;
      end
   end

   // cnt_end
   always @(posedge clk or negedge rstn) begin
      if (!rstn) begin
         cnt_end_r      <= SOURCE_DIV-1 ;
      end
      else if (diff_cnt >= 10) begin
         cnt_end_r      <= DEST_DIV-1 ;
      end
      else begin
         cnt_end_r      <= SOURCE_DIV-1 ;
      end
   end

   //assign
   assign       clk_frac        = clk_frac_r ;

   assign       diff_cnt_en     = (main_cnt == cnt_end_r)?1'b1:1'b0 ;


   assign      diff_cnt = diff_cnt_r >= DEST_NUM ?
                                   (diff_cnt_r -10 + DIFF_ACC)
                                   : (diff_cnt_r + DIFF_ACC) ;

endmodule

 总结：

偶数分频不考虑占空比，是理想的50%

奇数分频需要考虑占空比是否50%，要求使用双边沿逻辑

小数分频涉及到奇数和偶数分频

weixin_45230720
关注
  • 2
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
奇数分频器的实现
Crazzy_M的博客
05-26 7733
奇数分频 文章目录1、奇数分频介绍2、通过时钟 相或 实现奇数分频3、通过时钟 相与 实现奇数分频4、通过时钟 相异或 实现奇数分频5、测试代码 1、奇数分频介绍   奇数分频（2N+1），以三分频（N=1）为例，三分频即分频后的时钟半周期（周期）是原时钟半周期（周期）的3倍宽度。   偶数分频我们只需要借助原时钟的上升沿或者下降沿进行计数分频，但是要实现奇数分频我们就要同时利用原时钟的上升沿和下降沿。可以通过原时钟的上升沿和下降沿计数产生clk1和clk2，再通过clk1和clk2的关系实现奇数分频。
分频器的Verilog实现（偶数分频、奇数分频）
每天进步一点点
08-12 8887
偶数分频、奇数分频
verilog奇数分频器
12-19
内含verilog语言编写的奇数分频器，本人认为代码比较简练，容易移植
FPGA时钟分频：偶数分频、奇数分频、小数分频（含verilog源码）
最新发布
FPGA入门到跑路
04-20 1871
FPGA分频器是一种常用于数字信号处理、通信系统、雷达系统等领域的电路，其作用是将信号时钟分成多个频频率。分频电路是数字电路中常见的逻辑电路类型。在时序逻辑电路中，时钟是必不可少的，但对于时钟要求不高的基本设计，自行设计的分频电路，也就是时钟分频器，有时候比采用外部PLL更为简单、有效、快速。本文将详细介绍FPGA分频器的设计方法，并附上Verilog代码示例，以供参考。
经典分频器——奇数分频（3分频，5分频，任意分频）
Mr.翟的博客
09-25 1万+
文章目录一、占空比不是50%（<<50%）二、占空比接近50%（>50%）三、占空比等于50%    奇数分频根据占空比的不同，写法也不尽相同。 一、占空比不是50%（<<50%） 1 module test#(parameter N=3)( 2 input clk, 3 input rst_n, 4 output clk_div 5 ); 6 7 reg [N-1:0] div_reg ;//分频计数器 8 always @(posedge c
Verilog奇数分频（个人总结）
weixin_44425619的博客
03-29 8112
Verilog奇数分频（个人总结）  奇数分频器跟偶数分频器一样，当计数器的值等于分频系数（加1或者减1）的一半或等于分频系数时，时钟信号翻转。奇数分频器分频原理如下图：  上图的分频系数是3，用一个计数器在上升沿计数，每次计数到1翻转一次，每次计数到3再翻转一次，然后周期重复得到信号clkp1，它的周期就是clk的3倍，但是它的占空比不是50%（占空比就是clk为高的时间占整个时钟周期的百分比）。奇数分频想通过计数器直接分频出占空比是50%的时钟是不可能的，必须要通过中间的临时波形，做一些逻辑“与”“或
Verilog手撕代码（6）分频器
m0_51965113的博客
06-13 6383
其中a计数器是由clk_flag控制的，b计数器是由clk_out控制的，而本质上clk_flag是由系统时钟clk进行控制的，因此a由系统时钟clk控制，与其他采用系统时钟clk的模块都保持着相同的时钟关系，b由clk_out控制，与系统时钟clk存在一定的偏差，因此推荐使用脉冲信号的写法。在一些低速系统或模块中，使用分频时钟出现问题的概率较低，但在高速系统和模块中，使用分频时钟就会容易出现问题，导致各模块的时钟到达时间存在较大的偏差，为解决这个问题，分频时生成脉冲时钟。Testbench与上面一样。
FPGA分频器设计（偶数分频、奇数分频）
热门推荐
孤独的单刀
01-13 3万+
前言 将笔者之前在学习FPGA上遇到的一些有意义的内容整理成文，分享给大家，共同探讨，共同进步。 1、分频器？ 在数字系统的设计中经常会碰到需要使用多个时钟的情况。时钟信号的产生通常具有两种方法，一种是使用PLL（Phase Locked Loop，锁相环），可生成倍频、分频信号；另一种则是使用硬件描述语言构建一个分频电路。 分频器的设计通常分为以下三类：奇数分频器、偶数分频器及小数分频器。本文接下来将分别对奇数分频器及偶数分频器的设计仿真进行说明。 2.偶数分频器 2.1、说明 偶数分.
Verilog搭建奇偶任意分频器
01-30
奇偶分频器会在每个时钟周期内交替输出高电平和低电平，使得高电平和低电平的持续时间相等，从而实现50%的占空比。例如，若分频因子为2，那么在两个连续的输入时钟周期中，输出时钟会各产生一个高电平和一个低电平。...
Verilog实现分频器设计（奇偶分频、半整数分频）
08-29
用Verilog实现分频器设计，主要包括偶分频（占空比50%），奇分频（占空比50%），以及半整数分频（比如2.5分频、3.5分频等，占空比不可能为50%，只能接近50%）。 半整数分频采用简单有效的算法，可以实现2.5倍分频...
奇偶分频器verilog
07-10
基于Vivado平台设计的奇偶分频器，采用不同的布局布线方式，并且对关键路径进行了分析。
verilog写的奇偶分频器、半整数分频器和DDS的任意分频器
04-08
在这个压缩包中，包含的Verilog代码可能涉及了三种不同类型的分频器：奇偶分频器、半整数分频器以及基于直接数字频率合成（DDS）的任意分频器。这些分频器在FPGA（现场可编程门阵列）开发中广泛使用，因为它们能够...
奇偶分频器设计源码及testbench
08-03
在本文中，我们将深入探讨基于Verilog语言的奇偶分频器设计及其测试平台（testbench）。 首先，让我们理解Verilog。Verilog是一种硬件描述语言（HDL），用于描述数字系统的逻辑功能，包括门级、寄存器传输级以及...
Verilog基础之十二、分频器实现
zyp626的博客
07-01 1909
分频器即将高频率的信号转化为更低频率的信号，常用的分频可使用锁相环PLL来实现，也可自己编写RTL代码来实现。根据分频的系数N(假设信号频率为M，分频系数为N，则分频后的信号频率为M/N)分为奇数分频和偶数分频，奇数分频根据占空比可分为50%占空比和非50%占空比。
FPGA学习日记——verilog实现分频器
weixin_39072831的博客
11-06 6451
基于Verilog实现奇数和偶数倍的分频器，附有完整代码和仿真结果
奇数分频器电路设计
yishuihanq的博客
06-20 1511
奇数分频器电路设计：1.用状态机实现7分频电路设计。。。2.奇数分频设计的一般方法： 假设为 N分频，需从0计数到 N-1（一共N/2个基准时钟），一直循环。。设计一个对基准时钟上升沿敏感的信号，每当计数到（N-1）/2-1时，时钟翻转；计数到计数器最大值时再反转。。设计一个对基准时钟下降沿敏感的信号，每当计数到（N-1）/2-1时，时钟翻转；计数到计数器最大值时再反转。。将 上升沿敏感的信号和 下降沿敏感的信号相与（&&）即N分频电路。
Verilog 任意整数分频器
weixin_42150654的博客
12-18 4283
Foreword 距离上一篇CSDN又有两个月了，这两个月学了好多，感觉这半年我还是有很大进步了的，没有一开始那么心力憔悴了。但是水管依旧到处漏…… 最近和老虞还有刘同学吃饭，两个不同领域下的大佬，一个做考古，一个做AI，虽然聊的内容差异巨大，但两个人给我的感触都是，他们好厉害，小汤要好好努力！同时也让我想到了，世界可以分为哲学和数学，但最后都会归结于美学。我身边几个特别厉害的程序员，往往审美也是很好的，可能不是那么艺术，但做出来的东西一定是让人看着舒服的。 分频原理 首先推荐一个画波形原理图的在线网站Wa
verilog手撕代码1——分频计数器——偶数、奇数、半整数、任意小数分频
qq_42135020的博客
04-08 2960
时钟分频verilog、奇数、偶数、小数
Verilog时钟分频（偶数分频、奇数分频、小数分频、半整数分频）
m0_50969524的博客
03-15 1453
Verilog 时钟分频 偶数分频 奇数分频 小数分频 半整数分频 FPGA

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值