来源:Experiments of A Novel 3-D Charge Balanced Self-Shielding Isolation Technology for High-Voltage Integrated Circuits(ISPSD 24年)
摘要
本文提出并实验验证了一种基于0.35微米双极-CMOS-DMOS(BCD)工艺平台的新型三维电荷平衡自屏蔽隔离(3-D CSI)技术。该3-D CSI结构通过在高度掺杂的P阱中形成内部N型岛,并在器件本体中引入两个深N阱(DN)区域来实现。P阱、P埋层和P衬底区域中的离子化负电荷与周围DN、N阱以及内部N阱岛区域中的离子化正电荷实现了三维电荷平衡。这项新技术扩大了电平移横向扩散MOSFET(LDMOS)的安全工作区(SOA),同时增加了导通状态电流。实验表明,采用3-D CSI技术的电平移LDMOS击穿电压(V_B)从传统结构的656伏增加到了867伏,漏电流仅为(10^{-11})安培。3-D CSI技术已通过1000小时的高温反偏压(HTRB)测试,并实现了商业化应用。
关键词—高压集成电路(HVIC); 双极-CMOS-DMOS(BCD); 三维自屏蔽隔离(3-D CSI); 横向扩散MOSFET(LDMOS); 击穿电压; 自屏蔽隔离
文章的研究内容
这篇文章研究的内容是一种新型的三维电荷平衡自屏蔽隔离(3-D CSI)技术,它被设计用于提高高压集成电路(HVIC)的性能。具体来说,这项研究是基于0.35微米的双极-CMOS-DMOS(BCD)工艺平台进行的。3-D CSI结构通过在高掺杂的P阱中形成内部N型岛并在器件主体内引入两个深N阱(DN)区域来实现。这种结构使得P阱、P埋层和P衬底区域中的离子化负电荷与周围DN、N阱及内部N型岛区域中的离子化正电荷达到三维电荷平衡。
研究中提到的关键发现包括:
- 新技术拓宽了电平转移横向扩散MOSFET(LDMOS)的安全工作区(SOA),并且提高了导通状态下的电流。
- 实验结果表明,使用3-D CSI技术的电平转移LDMOS的击穿电压(VB)从传统结构的656伏增加到了867伏,同时漏电流只有10^-11安培。
- 这项技术已经通过了1000小时的高温反向偏置(HTRB)测试,证明了其可靠性,并且已经实现了商业化应用。
文章的研究方法
-
3-D CSI结构的设计与实现:研究人员通过在高度掺杂的P阱中形成内部N型岛,并在器件主体中引入两个深N阱(DN)区域来实现3-D CSI结构。这样的设计可以确保P阱、P埋层和P衬底区域中的离子化负电荷与周围的DN、N阱以及内部N型岛区域中的离子化正电荷达到三维电荷平衡。
-
实验验证:研究团队通过实验验证了3-D CSI技术的有效性。他们测量了使用3-D CSI技术的电平转移横向扩散MOSFET(LDMOS)在不同条件下的特性。例如,在漏电流的测量中,当施加20伏特的高电压时,3-D CSI结构的漏电流仅为10^-11安培。此外,还进行了击穿电压的测量,结果显示使用3-D CSI技术的LDMOS的击穿电压从传统的656伏增加到了867伏。
-
安全操作区(SOA)的扩展:通过3-D CSI技术,LDMOS不仅提高了击穿电压,而且在增加导通状态电流的同时,也拓宽了安全操作区(SOA)。这使得器件在更高的电流下也能稳定工作。
-
可靠性评估:为了确保3-D CSI技术的可靠性,研究人员对该技术进行了1000小时的高温反偏压(HTRB)测试。在测试过程中,将器件置于150℃的温度条件下,并施加600伏的高电压,持续时间为168小时、500小时和1000小时。结果显示,所有40个样品在经历1000小时的压力后仍能保持大于830伏的击穿电压。
文章的创新点
-
三维电荷平衡自屏蔽隔离技术(3-D CSI):这项技术是在0.35微米双极-CMOS-DMOS(BCD)工艺平台上实现的。3-D CSI结构通过在高度掺杂的P阱中形成内部N型岛,并在器件本体中引入两个深N阱(DN)区域来实现三维电荷平衡。这样可以确保P阱、P埋层和P衬底区域中的离子化负电荷与周围DN、N阱以及内部N型岛区域中的离子化正电荷达到三维电荷平衡。
-
提高击穿电压(VB):通过使用3-D CSI技术,电平转移横向扩散MOSFET(LDMOS)的击穿电压从传统结构的656伏增加到867伏,同时漏电流非常低,仅为10^-11安培。
-
拓宽安全工作区(SOA):这项新技术不仅提高了击穿电压,还拓宽了LDMOS的安全工作区,这意味着器件可以在更宽的工作范围内运行而不会损坏。
-
增加导通状态电流:除了提高击穿电压和拓宽安全工作区外,3-D CSI技术还增加了LDMOS在导通状态下的电流。
-
可靠性验证:3-D CSI技术通过了1000小时的高温反偏压(HTRB)测试,证明了该技术的可靠性,并且已实现了商业化应用。
文章的结论
本文提出并实验验证了一种新型的三维电荷平衡自屏蔽隔离(3-D CSI)技术,该技术基于0.35微米的双极-CMOS-DMOS(BCD)工艺平台。3-D CSI结构通过在高度掺杂的P阱中形成内部N型岛,并在器件本体中引入两个深N阱(DN)区域,从而实现了P阱、P埋层和P衬底区域中的离子化负电荷与周围DN、N阱及内部N型岛区域中的离子化正电荷之间的三维电荷平衡。
通过这种新的3-D CSI技术,研究者成功地拓宽了电平转移横向扩散MOSFET(LDMOS)的安全工作区(SOA),同时增加了导通状态电流。实验结果表明,使用3-D CSI技术的LDMOS的击穿电压(VB)从传统的656伏增加到了867伏,漏电流仅为10^-11安培。此外,3-D CSI技术通过了1000小时的高温反向偏置(HTRB)测试,所有40个样本在经过1000小时的应力后仍能维持超过830伏的击穿电压。