vivado初步学习之-PL端的DDR3（1）

最新推荐文章于 2024-01-05 16:00:17 发布
最新推荐文章于 2024-01-05 16:00:17 发布
阅读量200 收藏
点赞数
文章标签： 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45658595/article/details/133282773
版权

一、新建工程

在IP-Catalog菜单中输入mem搜索，选择如下

页面显示选择的板子及系列（新建工程时已选择了对应的板子），所以这里不用选择


进行引导设置ddr3


米联科的芯片是ddr3,800mhz,由于采用的是双边沿上下，所以是400mhz,数据输入方式选择连续输入

这个input是400的一半，所以是200mzh

看需求文档，要选择rzq/6,cs片选信号打开。

地址采用第一种

等待生成信息

等跑完之后，新建一个例子

等待生成文件

跑个仿真

Alexandre_Johnson
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
ZYNQ--PL读写PS端DDR数据
baidu_34971492的博客
04-23 1704
PoE技术的工作原理是在供电设备和接收设备之间进行电力传输的协商，以确保安全可靠的供电。同时，PoE技术还具有一定的电力保护功能，可以在电力超载或短路时自动停止供电，保护设备的安全。PoE供电系统的主要供电特性参数包括电压（典型值为48V）、允许最大电流（550mA）、典型工作电流（10到350mA），以及为供电设备提供的功率等级（最大不超过13W）。PoE供电（Power over Ethernet）是一种技术，它允许通过现有的以太网电缆为设备提供电力，同时该电缆也用于数据的传输。
PL读写DDR3 实现PS和PL间的数据交互
曾立文的博客
08-05 1万+
本文构建一个AXI4-Lite Master IP来实现PL读写DDR3。最后用sdk 程序验证pl 读写过程中写入的数据。 本文参考https://www.eefocus.com/antaur/blog/17-08/423773_0818c.html学习而来，但我添加了数据验证部分。 我的另篇博文是：zynq 7000 自定义IP 实验https://blog.csdn.net/leon...
vivado PL访问PS端DDR数据【大量数据交换时使用】
xindongpai的博客
04-27 2174
ddrip入门
zedboard如何从PL端控制DDR读写(一)
weixin_34183910的博客
07-15 1030
zedboard如何从PL端控制DDR读写(一) 看了一段时间的DDR手册，感觉大体有一点了解了，想要实际上板调试，然而实验室可用的开发板不多，拿了一块zynq板看了看，DDR确实有，但是已经集成了控制器，而且控制器还放到了PS端，PL只能通过AXI接口访问。 无奈另外两块开发板也这样，索性就用AXI去控制吧，正好还能再复习一...
zynq pl读写ddr 实现vga高清显示(2)
11-29
另一个好像传错了，这是主要的ip，sdk的代码在博客中已经给出，https://blog.csdn.net/LOTOOHE/article/details/78692798
PL读写DDR3 实现PS和PL间的数据交互 时序波形图
曾立文的博客
05-16 2086
本文是PL读写DDR3 实现PS和PL间的数据交互以及PL读写DDR3 实现PS和PL间的数据交互 代码分析的继续 虽然在代码分析一文中分析了代码，但还是时序波形图比较直观，我这是用Vivado的集成逻辑分析仪ILA 在有sdk 下的应用入门介绍的方法采集的。 波形如下： 上面波形图的信号名依次是： system_i/AzIP_AXI_Master_0_M00_AXI_AWADDR system_i/AzIP_AXI_Master_0_M00_AXI_AWVALID system_i...
AXI-HP-ZYNQ.rar_DMA axi_ddr_vivado_zynq axi dma_zynq ps pl
07-15
高性能（HP）AXI接口是Zynq-7000 SoC中PS与PL之间数据传输的主要通道，支持高性能的DDR3/4内存访问和其他外设连接。AXI协议是Advanced eXtensible Interface的一种变体，设计用于高带宽、低延迟的数据传输。 3. **...
zynq pl通过axi总线读写ps端ddr，完整程序压缩包
12-28
本话题主要探讨如何通过PL中的硬件逻辑，利用AXI（Advanced eXtensible Interface）总线来读写PS端的DDR（Double Data Rate）内存。 AXI总线是一种高性能、低延迟的接口标准，广泛用于FPGA和SoC设计中。它支持多种...
基于xilinx vivado 的DDR3 IP核扩展IP FDMA 的使用详解
01-13
有了这个 IP 我们可以统一实现用 FPGA 代码直接读写 PL 的 DDR 或者 ZYNQ PS 的 DDR。 通过这个 IP 我们可以方便地进行 AXI4 FULL MASTER 的操作，比如我们经常要读写 DDR，那么只要挂到 AXI4 总线上就可以利用这个...
zcu102用PL读写DDR4
07-10
2. DDR4内存：DDR4是一种双倍数据速率同步动态随机存取存储器，比其前身DDR3拥有更高的速度和更低的功耗。在ZCU102上，DDR4内存用于存储大量数据，是高性能计算应用的常见选择。 3. MIG（Memory Interface ...
Vivado 2015.4 DDR 模板工程
01-04
针对Win8/Win8.1/Win10中，Vivado例化MIG核时报错退出的情况，笔者在此为大家提供一个DDR的模板工程。此工程目标开发板是Nexys4 DDR，并且已经包含相应的DDR2 IP核。各位可以根据实际应用需要更改参数或者例化DDR3、LPDDR2的IP核。
如何将DDR的数据传给PL端
07-19
在提供的文件列表中，`DDR_data_to_PL_v4.xpr`是Vivado项目文件，`DDR_data_to_PLL`可能是PLL相关的源代码或配置，`DDR_data_to_PL_v4.sdk`包含SDK项目，`.Xil`是Xilinx的临时文件夹，`DDR_data_to_PL_v4.hw`是硬件...
FPGA-ZCU106-PL侧读写ddr4（全网唯一）
qq_37912811的博客
07-23 6827
本次给大带来了ZCU106的PL侧读写ddr4的教程，本教程是全网唯一ZCU106教程。本教程采用的是xilinx的ddr4的IP核的AXI4接口开发的，因此需要先了解AXI4总线协议。
DDR3控制器测试--基于Vivado2021.1的MIG核
最新发布
weixin_45645504的博客
01-05 1571
和Quartus一样，Xilinx的Vivado开发套件同样为用户提供了高效、灵活的外部存储器接口解决方案，能够快速实现FPGA与外部DDR SDRAM高速存储器之间的数据交互。7系列MIS所提供的MIG（Memory Interface Generator） IP核包含了用户接口、存储器控制器以及物理层（PHY），结构示意图如图2.1所示。
Vivado 中如何使用 AXI DMA, PL 访问 DDR
曾立文的博客
07-29 8201
起始工程是原来的helloworld 工程，若有不清楚，那就先实验了helloworld，再来开始这个实验。 http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html是主要参考资料，详细原理请参考原文。 原文实验是Vivado 2014， 我的验证测试是在 Vivado 2018.2. 实验内容是用 AXI ...
ZC706P试验PL_DDR3内存条的步骤方法
mcupro的专栏
05-05 947
ZC706P 板卡完全兼容XILINX官方的ZC706,当然也支持PL外挂的1G的DDR3内存条，这个片BLOG我提供从官方下载的一个文档和一个项目，演示一下验证DDR3的步骤。如果仅仅是验证板子的PL的DDR3是否正常运行，可以不安装VIVADO2015.4版本，可以继续往下看。这里用的VIVADO版本是2015.4，可以从下面的链接下载到VIVADO 2015.4的安装文件。LED1闪烁，是一个计数器的高位 ，这种闪烁表示时钟存在。LED2不亮，如果 亮的话是表示有错，不亮也是正确的。
zynq pl访问ps ddr
sea
09-11 2528
zynq pl 读写ps ddr
zynq PS端向PL端的DDR3读写数据
热门推荐
yanxiaopan的博客
06-08 1万+
参见我的工程E:\vivado_program\ps_control_pl_ddr3该例程是在ZC706开发板上实现的，在vivado中如下所示：其中mig的配置比较复杂，具体参考文档在如下下载页中下载：https://download.csdn.net/download/yanxiaopan/10467417及xilinx官方文档ug898第五章。在SDK中的程序如下所示：#include &l...
zynq pl读写ps端ddr
06-15
Zynq的PL可以通过AXI接口与PS连接，实现PL读写PS端DDR的功能。具体实现步骤如下: 1. 在Vivado中设计一个Zynq的FPGA流程图，将需要使用的IP核或模块加入进去。 2. 通过AXI GPIO，将外部的信号输入到PL中。这些信号可以来自PS端的DDR内存。 3. 使用AXI DMA IP核来进行数据的传输。在PL中，需要通过AXI协议来访问PS端的DDR内存，并读取或写入指定的数据。 4. 可以使用AXI Interconnect来多路映射数据传输。这个模块可以连接多个IP核，并根据规则来完成数据传输和地址映射。 5. 对于高速数据传输和高吞吐量的情况，可以使用AXI High Performance Bus (HPB) IP核。它可以提高数据传输的速度和可靠性。 在完成以上步骤后，PL就能够读写PS端的DDR内存了。这样可以有效地利用PS和PL的资源，提高系统的整体性能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值