PL读写DDR3 实现PS和PL间的数据交互 时序波形图

最新推荐文章于 2024-08-19 14:10:31 发布
最新推荐文章于 2024-08-19 14:10:31 发布
阅读量2.1k 收藏 5
点赞数 1
分类专栏： fpga zynq 文章标签： xilinx zynq pl端读取DDR 波形图分析
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/leon_zeng0/article/details/106136365
版权
本文详细介绍了PL如何读写DDR3并实现与PS间的数据交互，通过时序波形图展示了write和read流程，分析了关键信号的变化。使用Vivado的ILA工具进行采集，讨论了地址、数据和控制信号的行为，并提到了SDK验证结果。
摘要由CSDN通过智能技术生成

本文是PL读写DDR3 实现PS和PL间的数据交互 以及 PL读写DDR3 实现PS和PL间的数据交互 代码分析的继续

虽然在代码分析一文中分析了代码，但还是时序波形图比较直观，我这是用 Vivado的集成逻辑分析仪ILA 在有sdk 下的应用入门 介绍的方法采集的。

波形如下：

上面波形图的信号名依次是：

system_i/AzIP_AXI_Master_0_M00_AXI_AWADDR

system_i/AzIP_AXI_Master_0_M00_AXI_AWVALID

system_i/AzIP_AXI_Master_0_M00_AXI_BREADY

system_i/AzIP_AXI_Master_0_M00_AXI_BVALID

system_i/AzIP_AXI_Master_0_M00_AXI_WDATA

system_i/AzIP_AXI_Master_0_M00_AXI_WVALID

system_i/AzIP_AXI_Master_0/inst/AzIP_AXI_Master_v1_0_M00_AXI_inst/start_single_write_reg_n_0

system_i/AzIP_AXI_Master_0/inst/AzIP_AXI_Master_v1_0_M00_A

最低0.47元/天 解锁文章
leon_zeng0
关注
专栏目录
zynq tcp如何从网口发数据_ZYNQ_PL与PS的DDR交互
weixin_39658900的博客
12-11 1465
ZYNQ7000系列中PS端与PL端的通信都是通过AXI总线进行连接的，利用好AXI协议是PS与PL交互的基础，因此设计这个实验来进一步了解两者间的通信。1.实验目的PL端通过AXI协议访问PS端的DDR内存，其中包括往DDR写数据，以及读取DDR内部的数据。图 1 实验框图2.如何实现看起来实验目的很简单，但是对于像我这样的初学者而言那还是有很多的问题的。例如：1.芯片内部硬件怎么...
ddr读时序波形_DDR知识积累
weixin_34261380的博客
12-24 1002
一、笔者所思：本文这是本人的第一篇网络上的技术分享。其实之前早就想分享一下自己的自学笔记，由于工作原因以及懒，故搁置了很久。最近看到自己周围的同事也在某个论坛写文档，最重要的是实验室师姐影响和自己还想改变一下自己，故希望自己能够每周坚持写下自己的学习收获。二、资料参考：DDR3L芯片手册《MT41K1G8 – 128 Meg x 8 x 8 banks》博客：DDR硬件设计要点详解（包括电源部分）...
PL端与PS端的数据交互
月上柳梢头的博客
04-18 5042
zynq 7000 SOC的HP口是High-Performance Ports的缩写，如下图所示，一共有4个HP接口，HP接口是AXI Slave设备，我们可以通过这4个HP接口实现高带宽的数据交互。实现PL读写PS端挂载的DDR需要使用HP接口。 PL端的数据直接写进DDR内存里，通过HP ，交叉互联。 PL端时钟的改变。使带宽更大。 150 * 64B 添加时钟输入时，是额外添加的端口 经过自动分配地址后 就可以访问PS端的DDR。 因为以上文件的路径不同 所以要勾选添加进PRO： 顶层文
DDR协议基础进阶（四）DDR协议命令波形时序一——（ACT、Read、Write）
最新发布
ppqppl的博客
08-19 772
1. AL = 0时场景，易导致总线上的DQ数据输出时，产生气泡Bubble，打断数据传输的连续性，降低数据传输效率；也可能会推迟总线上DQ数据的发出时间导致，Latency增加，降低传输效率。参考：https://blog.csdn.net/Rspate/article/details/107859785。： RAS to CAS Delay，RAS至CAS延迟；亦即从ACT到RD/WR命令之间的时间间隔；参考：https://www.sohu.com/a/163865810_781333。
Xilinx zynq PS 透过bram和dma和PL进行数据交互
12-15
PL透过bram 向PL传递 0-9的数据,PL进行数据处理后( 在此为了简化,就将所取得的数据 + 100 返回) 透过dma 传回PS https://blog.csdn.net/howard789/article/details/111194482
ZYNQ学习笔记（四）：PL与PS数据交互——基于BRAM IP 核的（PS端读写＋PL端读）控制实验
weixin_44852755的博客
11-07 8534
说起PS、PL数据交互，常见的有IO方式：MIO EMIO GPIO，还有利用BRAM或FIFO等，在上一篇文章ZYNQ学习笔记（三）：PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验咱们学会了如何利用AXI GPIO IP核来实现PS（写）与PL（读）的数据交互，那么这篇文章来学习如何使用BRAM~在前面关于BRAM IP核的基础知识应该说的差不多了，那么我该怎么去写一个模块，能让它读出BRAM 0地址处的32位（4字节）的数据呢？input clk,
vivado PL访问PS端DDR数据【大量数据交换时使用】
xindongpai的博客
04-27 2345
ddrip入门
【ZYNQ】PS和PL数据交互丨AXI总线（主机模块RTL代码实现）
电子德彪西的博客
04-18 3414
AXI总线是ARM公司提出的片内高速总线协议，具有读写通道分离、高带宽、高可靠性、底延迟等特点。本文尝试分析AXI总线的应用场景和时序特点，并以一种情况为例用RTL代码实现了AXI4总线接口协议 。
PL读写DDR3 实现PS和PL间的数据交互 代码分析
曾立文的博客
02-13 5186
本文是PL读写DDR3 实现PS和PL间的数据交互的继续，深入分析其代码。 首先分析基本要求，或者需求分析，然后代码分析，这个代码是上文中利用vivado 2018.2 自动生成的，也许做了一点修改比如注释。然后对代码分段分析，我想使用这些代码，所以必须分析弄懂。 还在继续学习中，如果有什么问题，大家一起讨论，若有更明白说法的地方请赐教。 需求分析 要想PL访问板上的DDR3存储器，必须...
ps读写ddr3里面的数据 zynq_ZYNQ_PL与PS的DDR交互
weixin_32660773的博客
01-13 2892
ZYNQ7000系列中PS端与PL端的通信都是通过AXI总线进行连接的，利用好AXI协议是PS与PL交互的基础，因此设计这个实验来进一步了解两者间的通信。1.实验目的PL端通过AXI协议访问PS端的DDR内存，其中包括往DDR写数据，以及读取DDR内部的数据。图 1 实验框图2.如何实现看起来实验目的很简单，但是对于像我这样的初学者而言那还是有很多的问题的。例如：1.芯片内部硬件怎么连接(好比两个...
zynq pl读写ddr 实现vga高清显示
11-29
如题：详细链接：https://blog.csdn.net/LOTOOHE/article/details/78692798
zynq pl读写ddr 实现vga高清显示(2)
11-29
另一个好像传错了，这是主要的ip，sdk的代码在博客中已经给出，https://blog.csdn.net/LOTOOHE/article/details/78692798
zynq pl通过axi总线读写ps端ddr，完整程序压缩包
12-28
在Zynq中，PS和PL之间的数据交换主要通过AXI4-Lite协议进行，该协议适用于简单的控制和配置接口。 DDR内存是一种高速、双倍数据率的同步动态随机访问内存，通常用于存储大量的程序和数据。在Zynq系统中，PS部分与...
自定义AXI接口DDR读写模块实现PS数据与PL数据交互
weixin_61016725的博客
06-03 832
自定义带AXI接口的IP核
zedboard如何从PL端控制DDR读写(一)
weixin_34183910的博客
07-15 1039
zedboard如何从PL端控制DDR读写(一) 看了一段时间的DDR手册，感觉大体有一点了解了，想要实际上板调试，然而实验室可用的开发板不多，拿了一块zynq板看了看，DDR确实有，但是已经集成了控制器，而且控制器还放到了PS端，PL只能通过AXI接口访问。 无奈另外两块开发板也这样，索性就用AXI去控制吧，正好还能再复习一...
FPGA基础知识21(PL控制PS端DDR的设计)
热门推荐
时间的诗
05-20 1万+
来自：http://www.eefocus.com/antaur/blog/17-08/423773_0818c.html0.引言构建SoC系统，毕竟是需要实现PS和PL间的数据交互，而像上一讲那样PL主机与PL从机之间通过AXI4-Lite总线进行交互有点杀鸡用牛刀了。如果PS与PL端进行数据交互，可以直接设计PL端为从机，PS端向PL端的reg写入数据即可，但是对于图像处理等大数据量的数据交互...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章 PL读写PS端DDR数据
ALINX技术博客
01-29 3517
本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处。 适用于板卡型号： AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG 实验Vivado工程目录为“pl_read_write_ps_ddr/vivado”。 实验vitis工程目录为“pl_read_write_ps_ddr /vitis”。 PL和PS的高效交互是zynq soc开发的重.
PL读写DDR3 实现PS和PL间的数据交互
曾立文的博客
08-05 1万+
本文构建一个AXI4-Lite Master IP来实现PL读写DDR3。最后用sdk 程序验证pl 读写过程中写入的数据。 本文参考https://www.eefocus.com/antaur/blog/17-08/423773_0818c.html学习而来，但我添加了数据验证部分。 我的另篇博文是：zynq 7000 自定义IP 实验https://blog.csdn.net/leon...
pl读写ps端ddr数据
06-12
如果您正在使用CSDN开发的ChitGPT进行对话，那么我可以为您提供一些关于pl读写ps端ddr数据的简单介绍。 在PL端，您可以使用AXI接口来读写DDR数据。AXI接口是一种高性能，低功耗的总线协议，广泛应用于FPGA设计中。您可以使用AXI DMA IP核来实现PL与PS之间的数据传输。AXI DMA IP核是一个可配置的DMA引擎，支持高带宽，低延迟的数据传输。 在PS端，您可以使用Linux系统提供的设备文件来访问DDR数据。例如，您可以使用mmap系统调用将DDR映射到用户空间，然后通过对内存地址的读写来访问DDR数据。 以上是对于pl读写ps端ddr数据的简要介绍，如果您需要更详细的信息或有任何其他问题，请随时向我提出。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值