目录
实验目的: 通过1位全加器的详细设计, 掌握原理图输入以及Verilog的两种设计方法。软件基于quartusII 13.0版本,开发板基于Intel DE2-115。1位全加器可以用两个半加器及一个或门连接而成, 因此需要先完成半加器的设计。下面将给出使用原理图输入的方法进行底层元件设计和层次化设计的主要步骤。
一、输入原理图实现1位加法器
1.新建工程
点击next后,选择路径及名称
选择芯片
直接next,之后到达完成界面,这里会看见关于整个工程的一些信息,核对
一下是否正确,然后点击“finish”。此时界面上会出现顶层文件名和项目名:
2.创建原理图文件
- 首先选择File->New,进入后选择Block Diagram/Schematic File
- 选择元件
and2
xor
- 绘制原理图
- 存盘编译
保存文件,并编译