FPGA实验一: 原理图与VHDL设计初步

该博客介绍了FPGA实验中如何使用原理图和Verilog设计1位加法器。首先,通过Quartus II 13.0创建工程,设计并仿真半加器和全加器的原理图。接着,采用Verilog编写代码,同样进行仿真验证。最后,进行了硬件测试,包括目标芯片选择、引脚绑定和烧录到Intel DE2-115开发板的过程。
摘要由CSDN通过智能技术生成

实验目的: 通过1位全加器的详细设计, 掌握原理图输入以及Verilog的两种设计方法。软件基于quartusII 13.0版本,开发板基于Intel DE2-115。1位全加器可以用两个半加器及一个或门连接而成, 因此需要先完成半加器的设计。下面将给出使用原理图输入的方法进行底层元件设计和层次化设计的主要步骤。

一、输入原理图实现1位加法器

1.新建工程

在这里插入图片描述
点击next后,选择路径及名称

在这里插入图片描述
选择芯片
在这里插入图片描述
直接next,之后到达完成界面,这里会看见关于整个工程的一些信息,核对
一下是否正确,然后点击“finish”。此时界面上会出现顶层文件名和项目名:
在这里插入图片描述

2.创建原理图文件

  • 首先选择File->New,进入后选择Block Diagram/Schematic File
    在这里插入图片描述
  • 选择元件

and2
在这里插入图片描述
xor
在这里插入图片描述

  • 绘制原理图

在这里插入图片描述

  • 存盘编译

保存文件,并编译

在这里插入图片描述

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值